產(chǎn)品詳情：

AD9854數(shù)字頻率合成器是一款高度集成的器件，采用先進的DDS技術，內(nèi)置兩個高速、高性能正交DAC，共同構成一個數(shù)字可編程I與Q頻率合成器。以精密時鐘源作為基準時，AD9854能產(chǎn)生高度穩(wěn)定的頻率-相位、振幅可編程正弦和余弦輸出，可用作通信、雷達和其它許多應用中的捷變LO。創(chuàng)新型高速DDS內(nèi)核可提供48位頻率分辨率（使用300 MHz SYSCLK時，調諧分辨率為1 μHz）。保持17位則可確保該器件具有出色的無雜散動態(tài)范圍(SFDR)。

AD9854的電路架構允許產(chǎn)生頻率最高達150 MHz的同步正交輸出信號，該輸出信號能以最高每秒1億新頻率的速率進行數(shù)字式調諧。內(nèi)部比較器可以將（經(jīng)過外部濾波的）正弦波輸出轉換為方波，用于捷變時鐘發(fā)生器應用。該器件提供兩個14位相位寄存器和一個單引腳用于BPSK操作。

針對更高階PSK操作，利用I/O接口可以實現(xiàn)相位變化。12位I與Q DAC與創(chuàng)新的DDS架構配合，可提供出色的寬帶和窄帶輸出無雜散動態(tài)范圍(SFDR)。如果不需要正交功能，也可以將Q DAC配置為用戶可編程控制DAC。配置比較器時，12位控制DAC還有助于在高速時鐘發(fā)生器應用中控制靜態(tài)占空比。

兩個12位數(shù)字乘法器可以對正交輸出進行可編程振幅調制、開關輸出形鍵控和精密振幅控制。該器件還具有線性調頻(Chirp)功能，便于寬帶寬掃頻應用。AD9854具有可編程4×至20× REFCLK乘法器電路，可以利用頻率較低的外部基準時鐘在內(nèi)部產(chǎn)生300 MHz系統(tǒng)時鐘，這樣用戶實現(xiàn)300 MHz系統(tǒng)時鐘源時，既節(jié)省了費用，又解決了難題。

單端或差分輸入也能直接處理300 MHz時鐘速率。該器件支持單引腳、傳統(tǒng)FSK和頻譜質量增強的頻率漸變FSK。AD9854利用先進的0.35 μm CMOS技術實現(xiàn)這一高級功能，同時采用3.3 V單電源供電。

AD9854與單音頻率合成器AD9852引腳兼容，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

應用：

正交LO捷變頻

可編程時鐘發(fā)生器

雷達和掃描系統(tǒng)的FM線性調頻源

測試與測量設備

商用與業(yè)余RF激勵器

優(yōu)勢和特點：

• 300 MHz內(nèi)部時鐘速率

• FSK、BPSK、PSK、線性調頻、AM操作

• 兩個集成式12位數(shù)模轉換器(DAC)

• 超高速比較器，均方根抖動：3 ps

• 出色的動態(tài)性能：80 dB SFDR (100 MHz ± 1 MHz AOUT)

• 4×至20×可編程基準時鐘乘法器

• 兩個48位可編程頻率寄存器

• 兩個14位可編程相位偏移寄存器

• 12位可編程振幅調制和開關輸出形鍵控功能

• 單引腳FSK和BPSK數(shù)據(jù)接口

• 通過輸入/輸出接口提供PSK功能

• 線性或非線性FM線性調頻功能，具有單引腳頻率保持功能