TLC5510的基準(zhǔn)電源有多種接法，根據(jù)不同場(chǎng)合選擇適當(dāng)基準(zhǔn)電源，利用內(nèi)部基準(zhǔn)源，TLC5510典型應(yīng)用電路如圖所示。由于其測(cè)量范圍為0．6 V～2．6 V（即：TLC5510在轉(zhuǎn)換時(shí)模擬輸入0．6 V 時(shí)對(duì)應(yīng)數(shù)字輸出00 000 000，2．6 V 對(duì)應(yīng)的數(shù)字輸出11111 111），因此輸入信號(hào)在進(jìn)入TLC5510之前要對(duì)其處理，要使該輸入信號(hào)處于量程內(nèi)，應(yīng)加入一個(gè)1．6 V的直流分量。

　　典型應(yīng)用電路

　　整形觸發(fā)電路設(shè)計(jì)

　　由于每一次采樣都要由某一事件觸發(fā)，所以該系統(tǒng)設(shè)計(jì)采用內(nèi)觸發(fā)，即觸發(fā)源為被采樣信號(hào)，并由硬件觸發(fā)電路實(shí)現(xiàn)。該電路可把各種波形的周期信號(hào)整形為與原信號(hào)周期相同的方波信號(hào)。由于采用等效采樣技術(shù)，其被測(cè)信號(hào)頻率較高。假設(shè)被采樣信號(hào)的最高頻率約為10MHz，則整形器件選用電壓比較器MAX912。當(dāng)輸入信號(hào)電壓高于預(yù)置的觸發(fā)電平時(shí)，輸出高電平；反之輸出低電平。圖4所示為整形觸發(fā)電路。

　　采樣保持電路設(shè)計(jì)

　　每次采樣是比觸發(fā)時(shí)刻延遲N△t 的數(shù)據(jù)點(diǎn)，但由于被采樣信號(hào)頻率很高，要準(zhǔn)確采樣到該點(diǎn)基本無(wú)法實(shí)現(xiàn)。為此需要引入采樣保持電路。采樣保持電路的功能：在采樣時(shí)刻到來(lái)之前，該模塊的輸出電壓隨輸入電壓變化。當(dāng)?shù)竭_(dá)采樣時(shí)刻時(shí)，輸出電壓保持不變。以供TLC5510采樣。其具體電路如圖5所示。

　　該采樣保持電路由兩片運(yùn)算放大器A1，A2和模擬開(kāi)關(guān)A3構(gòu)成，采樣時(shí)通過(guò)FPGA 控制時(shí)鐘使A3的通道S1導(dǎo)通。A1，A2為單位增益的電壓跟隨器，故Uo=Uc=Uo，此時(shí)電容充電至Uc。因電壓跟隨器的輸出電阻很小，故電容快速充電。斷開(kāi)S1，由于Uc 無(wú)放電通路，其電壓基本不變，故Uo 保持不變， 即保存采樣結(jié)果。采用傳統(tǒng)的實(shí)時(shí)采樣方法可對(duì)頻率低于1 MHz 的信號(hào)進(jìn)行采樣，而對(duì)于頻率較高的信號(hào)，則介紹的基于FPGA 的等效采樣技術(shù)，能使得TLC5510對(duì)高頻信號(hào)采樣，TLC5510應(yīng)用更加廣泛。