數(shù)據(jù)采集邏輯原理圖

按照?qǐng)D2 數(shù)據(jù)采集邏輯原理圖，其固件程序設(shè)計(jì)主要由以下幾部分組成。
① USB2.0接口的初始化程序設(shè)計(jì)。本段程序主要通過(guò)對(duì)CY7C68013的CPUCS寄存器進(jìn)行設(shè)定，使CY7C68013重枚舉后工作在頻率48MHz 下； 通過(guò)對(duì)CY7C68013 的USBCS 寄存器設(shè)定， 使其USB 內(nèi)核工作在USB2.0 方式下， 由固件程序應(yīng)答USB 的傳輸， 而不是由USB 內(nèi)核應(yīng)答；同時(shí)通過(guò)對(duì)CY7C68013 的IFCONFIG寄存器設(shè)定，使其CY7C68013 工作在通用編程接口方式下。
② 圖像芯片的初始化程序設(shè)計(jì)。本段程序主要通過(guò)CY7C68013 的PE0、PE1 模擬I2C BUS 的時(shí)序，完成對(duì)圖像芯片的初始化、顯示窗口大小、數(shù)據(jù)格式、顯示幀數(shù)等工作。
③ 通用編程接口(GPIF)程序設(shè)計(jì)。本接口程序設(shè)計(jì)主要完成對(duì)CY7C68013通用編程接口的初始化以及控制信號(hào)RDYx和CTLx(本設(shè)計(jì)中未用)、數(shù)據(jù)寬度(8位)、FIFO緩沖區(qū)、計(jì)數(shù)器等的編程設(shè)計(jì)， 并對(duì)OV7620/7120 的輸入信號(hào)HREF、VSYNC等進(jìn)行邏輯控制，即當(dāng)HREF為高電平、VSYNC為底時(shí)， 數(shù)據(jù)開(kāi)始傳輸。
④ USB2.0 等時(shí)傳輸程序設(shè)計(jì)。本段程序主要完成
USB2.0 的等時(shí)傳輸功能。要實(shí)時(shí)采樣數(shù)據(jù)， 必須使用USB2.0 的等時(shí)傳輸技術(shù)及中斷技術(shù)。
⑤ 主程序設(shè)計(jì)。在主程序中，除要完成①～④中所論述的功能外，還要給出USB控制傳輸?shù)墓碳?yīng)答程序及相應(yīng)的中斷初始化和中斷服務(wù)程序。

CY7C68013的接口設(shè)計(jì)實(shí)現(xiàn)(USB2. 0控制器)