TPS71550-DIE

制造商：TI

產(chǎn)品信息

在線購買

應(yīng)用案例更多案例

• 為什么單顆裸芯會被稱為die呢？

  Wafer、die、chip是半導體領(lǐng)域常見的術(shù)語，但是為什么單顆裸芯會被稱為die呢？

  2024-01-24
• 芯礪智能Chiplet Die-to-Die互連IP芯片成功回片

  芯礪智能近日宣布，其全自研的Chiplet Die-to-Die互連IP（CL-Link）芯片一次性流片成功并順利點亮。這一重大突破標志著芯礪智能在異構(gòu)集成芯片領(lǐng)域取得了領(lǐng)先地位，為人工智能時代的算力基礎(chǔ)設(shè)施建設(shè)提供了更加多元靈活的互連解決方案。

  2024-01-19
• wafer、die、cell是什么？它們有何關(guān)系和區(qū)別呢？

  可能你偶爾會聽見硬件工程師，或者芯片設(shè)計工程師講述一些專業(yè)名詞，比如今天說的wafer、die、cell等。

  2023-12-27
• 如何輕松搞定高性能Multi-Die系統(tǒng)？

  2D芯片設(shè)計中通常為二階或三階的效應(yīng)，在Multi-Die系統(tǒng)中升級為主要效應(yīng)。

  2023-12-20
• Multi-Die系統(tǒng)驗證很難嗎？Multi-Die系統(tǒng)驗證的三大挑戰(zhàn)

  在當今時代，摩爾定律帶來的收益正在不斷放緩，而Multi-Die系統(tǒng)提供了一種途徑，通過在單個封裝中集成多個異構(gòu)裸片（小芯片），能夠為計算密集型應(yīng)用降低功耗并提高性能。

  2023-12-13
• DDR4的單、雙DIE兼容，不做仿真行不行？

  DDR4的單、雙DIE兼容仿真案例

  2024-08-06
• 利用新思科技Multi-Die解決方案加快創(chuàng)新速度

  Multi-Die設(shè)計是一種在單個封裝中集成多個異構(gòu)或同構(gòu)裸片的方法，雖然這種方法日益流行，有助于解決與芯片制造和良率相關(guān)的問題，但也帶來了一系列亟待攻克的復雜性和變數(shù)。尤其是，開發(fā)者必須努力確保

  2025-02-25
• 新思科技全新40G UCIe IP解決方案助力Multi-Die設(shè)計

  隨著物理極限開始制約摩爾定律的發(fā)展，加之人工智能不斷突破技術(shù)邊界，計算需求和處理能力要求呈現(xiàn)爆發(fā)式增長。為了賦能生成式人工智能應(yīng)用，現(xiàn)代數(shù)據(jù)中心不得不采用Multi-Die設(shè)計，而這又帶來了許多技術(shù)要求，包括高帶寬和低功耗Die-to-Die連接。

  2025-02-18

系列產(chǎn)品索引查看所有產(chǎn)品