優(yōu)勢和特點(diǎn)

  僅適用于3.3 V單電源軌操作

  輸出頻率范圍：25 MHz - 550 MHz

  整數(shù)或小數(shù)N分頻模式頻率轉(zhuǎn)換

  可配置LVDS兼容或LVPECL型差分輸出

  “電源優(yōu)先級(jí)”和“性能優(yōu)先級(jí)”模式

  <99 fs RMS抖動(dòng)產(chǎn)生（12 kHz-20 MHz、350MHz、典型值）

  -163 dBc/Hz相位噪底可提高ADC/DAC SNR性能（最大輸出擺幅電平）

  PLL環(huán)路帶寬通過外部濾波器可調(diào)

  輸出禁用/靜音控制

  鎖定檢測信號(hào)

  精確頻率模式以實(shí)現(xiàn)參考頻率調(diào)諧和0 Hz頻率誤差

  40引腳6x6mm SMT封裝： 36mm2

產(chǎn)品詳情

HMC1033LP6GE是一款具有小數(shù)N分頻鎖相環(huán)(PLL)的低噪聲、寬帶3.3 V時(shí)鐘發(fā)生器IC，集成了電壓控制振蕩器(VCO)。 該器件提供頻率范圍為25 MHz至550 MHz的差分時(shí)鐘輸出。 HMC1033LP6GE由低噪聲鑒相器(PD)和Σ-Δ型調(diào)制器組成，工作頻率范圍高達(dá)100 MHz，提供較寬的環(huán)路帶寬和出色的雜散性能。

HMC1033LP6GE在整個(gè)工作范圍內(nèi)提供業(yè)界領(lǐng)先的相位噪聲和抖動(dòng)性能，可改善鏈路級(jí)抖動(dòng)性能、誤碼率(BER)和眼圖指標(biāo)。 出色的噪底(<-162 dBc/Hz)使HMC1033LP6GE非常適合各種應(yīng)用，如高速數(shù)據(jù)轉(zhuǎn)換器、物理層器件(PHY)、串行器/解串器(SER DES)電路、FPGA和處理器的參考時(shí)鐘。 HMC1033LP6GE也可用作10G/40G/100G光學(xué)模塊和應(yīng)答器的LO，以及10G/40G/100G線路卡、抖動(dòng)衰減和頻率轉(zhuǎn)換的主參考時(shí)鐘。

HMC1033LP6GE的差分輸出可設(shè)置為LVPECL或LVDS兼容模式，增進(jìn)的輸出擺幅使該器件能夠靈活滿足各種信號(hào)電平要求。 該輸出可內(nèi)部端接以減少器件數(shù)并降低成本。 在LVPECL模式下，采用標(biāo)準(zhǔn)方法（如接地電阻）可外部端接這些輸出。 用戶利用輸出靜音功能可關(guān)閉輸出，如板測試或調(diào)試的需求。 LVPECL/LVDS、振幅選擇和輸出靜音功能均采用可編程SPI串行編程。

HMC1033LP6GE設(shè)計(jì)用于選擇電源優(yōu)先級(jí)或性能優(yōu)先級(jí)模式。 電源優(yōu)先級(jí)設(shè)置可降低器件功耗，而性能優(yōu)先級(jí)設(shè)置可提高抖動(dòng)和相位噪聲性能。

24位Σ-Δ型調(diào)制器進(jìn)一步增強(qiáng)了Hittite的精確頻率模式，用戶能夠在很多應(yīng)用中產(chǎn)生誤差為0 Hz的輸出頻率。

應(yīng)用

  10G/40G/100G光學(xué)模塊、應(yīng)答器、線路卡

  OTN和SONET /SDH應(yīng)用

  數(shù)據(jù)轉(zhuǎn)換器、采樣時(shí)鐘產(chǎn)生

  蜂窩/4G基礎(chǔ)設(shè)施

  高頻處理器/FPGA時(shí)鐘

  任何頻率時(shí)鐘速率產(chǎn)生應(yīng)用

  替代低抖動(dòng)SAW振蕩器

  替代DDS

  頻率轉(zhuǎn)換

  頻率裕量微調(diào)