
優(yōu)勢和特點
靜態(tài)超標量架構,支持1、8、16和32位定點和浮點數(shù)據(jù)處理
高性能500 MHz、2.0 ns指令速率DSP內核
12 Mb片內嵌入式DRAM,內部組織為六個庫,支持用戶自定義分割
14通道零開銷DMA控制器
4個128位寬內部總線,使存儲器總帶寬達32 Gb/s
2個運算模塊支持單指令多數(shù)據(jù)(SIMD)運算,各內置1個ALU、乘法器、轉換器和32字寄存器文件
支持匯編和C語言編程
產品詳情
ADSP-TS202S是TigerSHARC處理器系列的成員之一。ADI的TigerSHARC處理器面向依賴多個處理器協(xié)作執(zhí)行運算密集型實時功能的多種信號處理應用,非常適合視頻和通信市場以及國防、醫(yī)療成像、工業(yè)儀器儀表等。ADSP-TS202S采用靜態(tài)超標量架構,集成RISC、VLIW和標準DSP功能。對定點和浮點數(shù)據(jù)類型的內在支持,再加上領先的多處理能力,給TigerSHARC處理器帶來了無與倫比的DSP性能。ADSP-TS202S的時鐘速率為500 MHz,具有業(yè)內最高的16位定點和32位浮點性能。ADSP-TS202S的32位1024點復合FFT時間為20.2 ms,性能達每瓦特1500 MFLOP。
ADSP-TS202S性能: ? 高性能500 MHz、2 ns指令速率DSP內核? 每個周期執(zhí)行8次16位MAC及40位累加或2次32位MAC及80位累加? 每個周期執(zhí)行6次單精度浮點或24次16位定點運算(性能為3 GFLOPS或12 GOPS)? 2周期互鎖式執(zhí)行管線? 并行設計允許每周期最多執(zhí)行4個32位指令
ADSP-TS202S采用低成本型25x25mm LQFP封裝。TigerSHARC處理器目前提供通用采樣版本。
ADSP-TS202S電路圖
ADSP-TS202S電路圖
型號 | 制造商 | 描述 | 購買 |
---|---|---|---|
ADSP-TS202SABPZ050 | - | - | 立即購買 |
隨著雷達技術發(fā)展,大帶寬高分辨力、多種信號處理方式的采用,使得實時信號處理對數(shù)據(jù)的處理速度大大提高。同時在雷達信號處理中運算量大,數(shù)據(jù)吞吐量急劇上升,對數(shù)據(jù)處理的要求不斷提高。隨著大規(guī)模集成電路技術的...
磁性碳粉濃度/余量傳感器 TS系列
本文基于ADSP-TS101高速信號處理系統(tǒng)采用了集成系統(tǒng)設計,硬件部分引入信號完整性分析的設計方法進行高速數(shù)字電路的設計,解決系統(tǒng)中主處理器在較高工作頻率300 MHz下穩(wěn)定工作的問題
采用ADSP-TS201S芯片的圖像采集處理系統(tǒng) 隨著人們對實時信號處理要求的不斷提高和大規(guī)模集成電路的迅速發(fā)展,作為數(shù)字信號處理核心和標志的數(shù)字
現(xiàn)代雷達信號處理已成為雷達功能實現(xiàn)的關鍵,本文根據(jù)某型雷達信號處理機的系統(tǒng)需要,對其硬件結構及軟件設計做了系統(tǒng)優(yōu)化。設計了1套以4片 TS201和1片F(xiàn)PGA為核心信號處理板,該系統(tǒng)僅用l副板卡即實現(xiàn)空時二維信號處理。...
摘 要:本文是基于ADSP-TS101S的多芯片數(shù)字信號處理系統(tǒng)的實現(xiàn)方案。該系統(tǒng)應用于某雷達的信號處理機。文中首先介紹了多片TigerSHARC DSP芯片構成的信號處理系統(tǒng)組成;其次估計系統(tǒng)的運算量,所需計算時間;最后具體說明了C...
0 引言 圖像匹配指在已知目標基準圖的子圖集合中,尋找與實時圖像最相似的子圖,以達到目標識別與定位目的的圖像處理技術。由于歸一化互相關算法
Adsp-TS101性能比ADSP21160有顯著提高,且與之兼容,使得以ADSP21160開發(fā)的產品升級快速、簡捷。Adsp-TS101是64位處理器,工作在250 MHz時鐘下,可進行32位定點和32位或40位浮點運算,
ADR3433 | ADP224 | AD5144A | ADS8557 |
AMIS-30522 | AD8315 | ADUM1410 | AD5744R |
ADM208 | AD5686R | AD7768-4 | ADL5536 |
AD622 | ADM1087 | AD5441 | ADP8863 |
AD9751 | ADP1660 | AD8655 | ADPD2211 |