描述 ADS6142是一款高性能和低功率耗散14位模擬/數(shù)字(A/D)轉(zhuǎn)換器，此轉(zhuǎn)換器采樣頻率為65每秒百萬次采樣(MSPS)。 即使在高輸入頻率下，一個內(nèi)部高帶寬采樣和保持以及一個低抖動時鐘緩沖器可幫助實(shí)現(xiàn)高信噪比(SNR)和寬無雜散動態(tài)范圍(SFDR)。 ADS6142特有粗調(diào)和微調(diào)增益選項(xiàng)，在較低全幅模擬輸入范圍內(nèi)，可改進(jìn)SFDR性能。此數(shù)字輸出是并行CMOS或者是DDR(雙倍速率)LVDS。 有幾個特性可以使數(shù)據(jù)捕捉更加容易 - 輸出時鐘位置的控制和輸出緩沖器驅(qū)動能力，LVDS電流，和內(nèi)部終止可編程性。 輸出接口類型，增益，和其它功能可使用3線制串口進(jìn)行編程。 或者，可使用專用并行引腳對一些功能進(jìn)行配置，因此此器件驅(qū)動到所需狀態(tài)。 ADS6142在包含內(nèi)部基準(zhǔn)的同時去除了傳統(tǒng)的基準(zhǔn)引腳和相關(guān)的外部退偶裝置。 也支持外部基準(zhǔn)模式。ADS6142可在極端溫度范圍(–40°C至 210°C)內(nèi)工作。特性 最大采樣率無丟碼的14位分辨率用于信噪比(SNR)/無雜散動態(tài)范圍(SFDR)權(quán)衡 的3.5dB粗調(diào)增益和最高6dB可編程微調(diào)增益 并行CMOS和雙倍速率(DDR) LVDS輸出選項(xiàng)支持正弦，低壓COMS(LVCOMS)，低電壓正射極耦合邏輯(LVPECL)，LVDS時鐘輸入，和時鐘振幅低至400mVPP時鐘占空比穩(wěn)定器支持外部基準(zhǔn)的內(nèi)部基準(zhǔn)無需為基準(zhǔn)提供外部退偶裝置可編程輸出時鐘位置和數(shù)據(jù)捕捉的驅(qū)動強(qiáng)度3.3V模擬和1數(shù)字電源