free性丰满hd毛多多,久久综合给合久久狠狠狠97色69 ,欧美成人乱码一区二区三区,国产美女久久久亚洲综合,7777久久亚洲中文字幕

尊敬的客戶:為給您持續(xù)提供一對一優(yōu)質服務,即日起,元器件訂單實付商品金額<300元時,該筆訂單按2元/SKU加收服務費,感謝您的關注與支持!
    首頁產品索引ADRF6601

    ADRF6601

    購買收藏
    750 MHz至1160 MHz接收混頻器,集成小數(shù)N分頻PLL和VCO

    制造商:ADI/AD

    中文數(shù)據手冊

    產品信息

    優(yōu)勢和特點

      集成小數(shù)N分頻PLL的接收混頻器

      RF輸入頻率范圍:300 MHz至2500 MHz

      內部LO頻率范圍:750 MHz至1160 MHz

      輸入P1dB:14.5 dBm

      輸入IP3:31 dBm

      通過外部引腳優(yōu)化IIP3

      SSB噪聲系數(shù)IP3SET引腳斷開:13.5 dBIP3SET引腳接3.3 V電壓:14.6 dB

      電壓轉換增益:6.7 dB

      200 Ω IF輸出匹配阻抗

      IF 3 dB帶寬:500 MHz

      可通過三線式SPI接口進行編程

      40引腳、6 mm × 6 mm LFCSP封裝

    產品詳情

    ADRF6601是一款高動態(tài)范圍有源混頻器,集成鎖相環(huán)(PLL)和壓控振蕩器(VCO)。PLL/頻率合成器利用小數(shù)N分頻PLL產生fLO輸入,供給混頻器。基準輸入可以進行分頻或倍頻,然后施加于PLL鑒頻鑒相器(PFD)。

    PLL支持12 MHz至160 MHz范圍內的輸入基準頻率。PFD輸出控制一個電荷泵,其輸出驅動一個片外環(huán)路濾波器。

    然后,環(huán)路濾波器輸出施加于一個集成式VCO。VCO輸出(2 × fLO)再施加于一個LO分頻器和一個可編程PLL分頻器??删幊蘌LL分頻器由一個Σ-Δ調制器(SDM)進行控制。SDM的模數(shù)可以在1至2047范圍內編程。

    有源混頻器可將單端50 Ω RF輸入轉換為200 Ω差分IF輸出。IF輸出的工作頻率最高可達500 MHz。

    ADRF6601采用先進的硅鍺BiCMOS工藝制造,提供40引腳、裸露焊盤、符合RoHS標準的6 mm x 6 mm LFCSP封裝。額定溫度范圍為?40°C至+85°C。

    應用

      蜂窩基站

    電路圖、引腳圖和封裝圖

    在線購買

    型號制造商描述購買
    ADRF6601ACPZ-R7-- 立即購買

    技術資料

    標題類型大小(KB)下載
    ADRF6601:750 MHz至1160 MHz接收混頻器,集成小數(shù)N分頻PLL和VCO (Rev. A)PDF956 點擊下載

    應用案例更多案例

    系列產品索引查看所有產品

    APHCM2012QBC/D-F01AD8304ADM1177AD7811
    ADA4084-1AD9520-5AD5625ADG1407
    ADUM1420ADCMP380ADP3334AD96687
    AD8692AD9146ADG4613ADG712
    ADP5050AD8138ADUM2281ADS8668
    Copyright ?2012-2025 hqchip.com.All Rights Reserved 粵ICP備14022951號工商網監(jiān)認證 工商網監(jiān) 營業(yè)執(zhí)照