
制造商:ADI/AD
優(yōu)勢和特點
完全集成的雙VCO/PLL內(nèi)核均方根抖動:167 fs(0.637 MHz至10 MHz, 106.25 MHz)均方根抖動:178 fs(1.875 MHz至20 MHz, 156.25 MHz)
均方根抖動:418 fs(12 kHz至20 MHz,125 MHz輸入晶振或25 MHz時鐘頻率)
針對106.25 MHz、156.25 MHz、33.33 MHz、100 MHz、125 MHz提供預設分頻比
可選擇LVPECL或LVDS輸出格式
集成環(huán)路濾波器
參考時鐘輸出副本
通過綁定引腳配置速率
節(jié)省空間的6 mm × 6 mm、40引腳LFCSP封裝
功耗:0.71 W(LVDS工作方式)
功耗:1.07 W(LVPECL工作方式)
3.3 V 工作電壓
產(chǎn)品詳情
AD9572是一款多輸出時鐘發(fā)生器,具有兩個片內(nèi)PLL內(nèi)核,針對包括以太網(wǎng)接口的光纖通道線路卡應用進行了優(yōu)化。整數(shù)N分頻PLL設計基于ADI公司成熟的高性能、低抖動頻率合成器系列,可實現(xiàn)網(wǎng)絡的最高性能。這款器件也適合相位噪聲和抖動要求嚴格的其它應用。PLL部分由低噪聲鑒頻鑒相器(PFD)、精密電荷泵(CP)、低相位噪聲壓控振蕩器(VCO)、預編程的反饋分頻器和輸出分頻器組成。通過將一個外部晶振或參考時鐘連接到REFCLK引腳,可以將最高156.25 MHz的頻率鎖定至輸入?yún)⒖?。每個輸出分頻比和反饋分頻比針對所要求的輸出速率進行預編程。
第二個PLL也用作整數(shù)N分頻頻率合成器,并驅(qū)動兩個LVPECL或LVDS輸出緩沖器以支持106.25 MHz頻率。無需外部環(huán)路濾波器,從而節(jié)省寶貴的設計時間和電路板空間。
AD9572提供40引腳6 mm × 6 mm、LFCSP封裝,可以采用3.3 V單電源供電。溫度范圍為?40°C至+85°C。
應用光纖通道線路卡、交換機和路由器
支持千兆以太網(wǎng)/PCIe
低抖動、低相位噪聲時鐘產(chǎn)生
AD9572 引腳圖
AD9572電路圖
型號 | 制造商 | 描述 | 購買 |
---|---|---|---|
AD9572ACPZPEC-RL | - | - | 立即購買 |
AD9572ACPZPEC-R7 | - | - | 立即購買 |
AD9572ACPZPEC | - | - | 立即購買 |
AD9572ACPZLVD-RL | - | - | 立即購買 |
AD9572ACPZLVD-R7 | - | - | 立即購買 |
AD9572ACPZLVD | - | - | 立即購買 |
用XC9572實現(xiàn)HDB3編解碼設計 介紹了HDB3編解碼的原理和方法,給出了用CPLD(Complex Programmable Logic Device)實現(xiàn)E1信號HDB3編解碼的方法,同時給出了它的實現(xiàn)原
伍爾特電子(Würth Elektronik)推出“REDCUBE PRESS-FIT for Automotive”全新車用壓接連接器系列,專為汽車應用優(yōu)化了螺紋連接技術(shù)。這些堅固耐用的元件可承載高達 250 A 的電流,并按照嚴格的質(zhì)量標準制造。
所以,人工智能的加入,不是單純的“大數(shù)據(jù)助農(nóng)”或“高科技設備助農(nóng)”,也不是程序員在背后敲兩行代碼關(guān)聯(lián)一下數(shù)據(jù)庫和算法模型,而是對農(nóng)業(yè)生產(chǎn)經(jīng)營和生態(tài)環(huán)境的完整保護。
本文主要詳解介紹有源晶振系列常用的頻率。
廣和通基于FG370的BE7200 5G CPE解決方案成功助力客戶贏得北歐某主流運營商5G CPE標案并實現(xiàn)批量交付。該項目的成功進一步說明廣和通在高性能、高集成度5G CPE領域的技術(shù)與產(chǎn)品實力再獲國際高端市場認可。
根據(jù)QYR(恒州博智)的統(tǒng)計及預測,2023年全球RFID電子標簽市場銷售額達到了25.52億美元,預計2030年將達到50.44億美元,年復合增長率(CAGR)為10.1%(2024-2030)。 RFID電子標簽主要由RFID天線和一個支持無接觸功能的微芯片組成,它們是RFID系統(tǒng)智慧的核心組成部分。通常, RFID電子標簽 會包含一個集成電路(IC),該IC與天線相連。 RFID天線決定了標簽的工作性能,控制著RFID電子標簽在特定應用中的表現(xiàn)好壞。它被精心設計用來接收和廣播射頻信號,通常由導
AD9572是一款多輸出時鐘發(fā)生器,具有兩個片內(nèi)PLL內(nèi)核,針對包括以太網(wǎng)接口的光纖通道線路卡應用進行了優(yōu)化。整數(shù)N分頻PLL設計基于ADI公司成熟的高性能、低抖動頻率合成器系列,可實現(xiàn)網(wǎng)絡的較高性能。這款器件也適合相位噪聲和抖動要求嚴格的其它應用。
摘要:介紹了HDB3編解碼的原理和方法,給出了用CPLD(Complex Programmable Logic Device)實現(xiàn)E1信號HDB3編解碼的方法,同時給出了它的實現(xiàn)原理圖,最后給出了XI
ADG742 | AD7863 | ADP5587 | ADUM2211 |
AD5122A | ADUC841 | AD7327 | ADCLK914 |
AD5044 | ADUM1100 | ADP1876 | ADM3491 |
ASM3P2760A | AD7477A | AD8037 | ADS7961-Q1 |
ADL5565 | AD9626 | AD7195 | AD9625 |