free性丰满hd毛多多,久久综合给合久久狠狠狠97色69 ,欧美成人乱码一区二区三区,国产美女久久久亚洲综合,7777久久亚洲中文字幕

尊敬的客戶：為給您持續(xù)提供一對(duì)一優(yōu)質(zhì)服務(wù)，即日起，元器件訂單實(shí)付商品金額<300元時(shí)，該筆訂單按2元/SKU加收服務(wù)費(fèi)，感謝您的關(guān)注與支持！
電子產(chǎn)業(yè)一站式服務(wù)平臺(tái)
注冊(cè)新人禮包
我的訂單
聯(lián)系客服
    首頁(yè)產(chǎn)品索引23K256

    23K256

    購(gòu)買收藏
    256 Kb SERIAL LOW POWER SRAM

     

    中文數(shù)據(jù)手冊(cè)

    產(chǎn)品信息

    The Microchip Technology Inc. 23X256 are 256 KbitSerial SRAM devices. The memory is accessed via asimple Serial Peripheral Interface (SPI) compatibleserial bus. The bus signals required are a clock input(SCK) plus separate data in (SI) and data out (SO)lines. Access to the device is controlled through a ChipSelect (CS) input.Communication to the device can be paused via thehold pin (HOLD). While the device is paused,transitions on its inputs will be ignored, with theexception of Chip Select, allowing the host to servicehigher priority interrupts.The 23X256 is available in standard packagesincluding 8-lead PDIP and SOIC, and advancedpackaging including 8-lead TSSOP.

       Max. Clock 20 MHz

       Low-Power CMOS Technology:?????-? Read Current: 3 mA at 1 MHz?????-? Standby Current: 4 μA Max. at 3.6V

       32,768 x 8-bit Organization

       32-Byte Page

       HOLD pin

       Flexible Operating modes:?????-? Byte read and write?????-? Page mode (32 Byte Page)?????-? Sequential mode

       Sequential Read/Write

    電路圖、引腳圖和封裝圖

    在線購(gòu)買

    型號(hào)制造商描述購(gòu)買
    23K256T-E/SN-- 立即購(gòu)買
    23K256-E/SNCYPIC CLK ZDB 12OUT 125MHZ 52TQFP 立即購(gòu)買
    23K256T-I/SNTICDCVF2510 適用于 DRAM 應(yīng)用且具有 10 個(gè)輸出的 3.3V 鎖相環(huán)路時(shí)鐘驅(qū)動(dòng)器 立即購(gòu)買
    23K256-I/ST-- 立即購(gòu)買
    23K256T-E/STMaximDelay Line IC Nonprogrammable 10 Tap 300ns 16-SOIC (0.295", 7.50mm Width) 立即購(gòu)買
    23K256-E/STONNECL/PECL 輸入轉(zhuǎn)換。延遲部分由一個(gè)可編程的門(mén)極和多路復(fù)用器矩陣組成（如數(shù)據(jù)表邏輯圖所示）。EP195 延遲增量的可數(shù)字選擇分辨率約為 10 ps，最高 10.2 ns。10 個(gè)數(shù)據(jù)選擇輸入 D(0:9) 由鎖存啟用 (LEN) 控制上的高電平信號(hào)鎖存在芯片上，通過(guò)這些數(shù)據(jù)選擇輸入 D 即可選擇所需的延遲。MC10/100EP195 是一款可編程延遲芯片 (PDC)，主要用于時(shí)鐘去擺和計(jì)時(shí)調(diào)節(jié)。它具有一個(gè)差分可變延遲。與 D0 (LSB) 到 D9 (MSB) 相關(guān)的可變抽頭數(shù)對(duì)應(yīng)的大致延遲值如數(shù)據(jù)表所示。由于 EP195 設(shè)計(jì)為使用多路復(fù)用器鏈條，因此它具有 2.2 ns 的固定最小延遲。提供一個(gè)附加引腳 D10，用于級(jí)聯(lián)多個(gè) PDC，從而擴(kuò)大可編程范圍。級(jí)聯(lián)邏輯允許完全控制多個(gè) PDC。通過(guò) CMOS、ECL 或 TTL 電平信號(hào)的 VEF（引腳 7）和 VCF（引腳 8）之間的互聯(lián)組合，可對(duì)選擇輸入引腳 D0-D10 的閾值進(jìn)行控制。對(duì)于 CMOS 輸入電平，請(qǐng)將 VCF 和 VEF 保持開(kāi)路。對(duì)于 ECL 運(yùn)行，請(qǐng)將 VCF 和 VEF （引腳 7 和 8）保持短路。對(duì)于 TTL 電平運(yùn)行，請(qǐng)將一個(gè) 1.5 V 參考電源連接至 VCF，并將 VEF 引腳保持開(kāi)路?？稍?VCF 和 VEE 之間放置 1.5 kΩ 或 500 Ω 電阻，分別用于 3.3 V 或 5.0 V 電源，從而讓 VCF 引腳的參考電壓達(dá)到 1.5 V。VBB 引腳作為內(nèi)部產(chǎn)生的電源，僅可用于該器件。對(duì)于單端輸入情況，將未使用的差分輸入連接至 VBB，作為開(kāi)關(guān)參考電壓。VBB 還可重新偏置交流耦合輸入。使用時(shí)，通過(guò) 0.01 F 電容器對(duì) VBB 和 VCC 進(jìn)行去耦合，并將源/汲電流限制為 0.5 mA。 立即購(gòu)買

    應(yīng)用案例更多案例

    系列產(chǎn)品索引查看所有產(chǎn)品

    2SC5226A2SC36462N61072SC3648
    2N492124LC0242N603824AA02E64
    24AA014H24LC01B25LC160C2N6292
    24LC0252N440324AA025E482SB1202
    25AA160A2N666124LC25624LC014
    Copyright ?2012-2025 hqchip.com.All Rights Reserved 粵ICP備14022951號(hào)工商網(wǎng)監(jiān)認(rèn)證 工商網(wǎng)監(jiān) 營(yíng)業(yè)執(zhí)照