隨著科技的發(fā)展，我們傳輸?shù)臄?shù)據(jù)變大，傳輸?shù)木嚯x變長，對頻率穩(wěn)定度的要求變高。近年來也受到越來越多的電子工程師更青睞差分晶振，它具備高性能、低功耗、低噪聲的優(yōu)點，使其成為很多設(shè)計適合的方案。并廣泛應(yīng)用于高速網(wǎng)絡(luò)系統(tǒng)中，在高速設(shè)計中，需要選擇電平擺幅窄、支持遠距離傳輸、功耗小的信號電平，LVDS、LVPECL、HCSL等電平具有這些特性，因此稱為高速邏輯電平。高速電平一般采用差分技術(shù)。

什么是差分晶振

差分晶振顧名思義，就是輸出是差分信號的晶振。它通過使用2種相位彼此完全相反的信號，從而消除了共模噪聲，從而實現(xiàn)一個更高性能的系統(tǒng)。

差分晶振的優(yōu)勢

1、抗干擾能力強。

2、對參考電平（地平面或電源平面）完整性要求較弱。

3、抑制串?dāng)_、EMI能力強。

4、功耗小、速率高、不受溫度、電壓波動的影響。

差分輸出與單端輸出的差別

所有電路中都需要一個完整的電流回路才能正常運作，對于單端電路而言，信號通過單根導(dǎo)線傳送到接收器，信號是在一根導(dǎo)線傳輸?shù)呐c地之間的電平差，這種方案的不足之處在于，如果接地平面上存在噪音，就會影響到鏈接到的所有電路。而差分信號使用兩根導(dǎo)線或PCB走線。第二根導(dǎo)線或走線提供了電流的回路，這跟導(dǎo)線上的信號（即互補信號）相對于真實信號有180度的相位差，與單端信號傳輸不同，差分信號的回路是專門為該電路而設(shè)的。

差分晶振工作原理

差分信號：即使用兩個物理量之間的數(shù)值差異來表示一個信號。從嚴格意義上來講，所有電壓信號都是差分的，因為一個電壓只能是相對于另一個電壓而言的。差分晶振發(fā)送兩個大小相等，方向相反的信號，接收端會有一個相減器，比較這兩信號的差值，來判斷邏輯位是0或是1，承載差分信號的那一對走線，即稱為差分走線，或差動對，這就是差分信號。

不同差分信號的輸出類型與電壓擺幅水平以及適用的場景。

1、是低電壓正發(fā)射極耦合邏輯(LVPECL)具有更快的切換速度和低噪聲輸出。

LVPECL（低電壓正發(fā)射極耦合邏輯）是主要的差分輸出之一。它通過避免晶體管飽和而實現(xiàn)更快的開關(guān)速度，并擁有恒定電流源驅(qū)動器，由于大電壓擺動(通常約為800mV)，具有非常好的抖動性能，從而產(chǎn)生低噪聲輸出使其非常適用于PON、顯卡、光模塊、智能網(wǎng)卡等應(yīng)用。

2、是低電壓差分信號(LVDS)，提供低功耗和低電磁輻射(EMI)。

LVDS（低電壓差分信號）可同時提供低功耗和低電磁干擾 (EMI)組合，由于較小的電壓擺幅(通常約為350mV)，與LV-PECL差分晶振輸出相比功耗更低，不易受噪音影響。在音視頻處理器、服務(wù)器、路由器和交換機等應(yīng)用中非常重要。

3、是高速電流轉(zhuǎn)向邏輯(HCSL)，主要用于高速串行計算機擴展總線標(biāo)準(zhǔn)（PCI Express）和英特爾芯片組。

HCSL是一種高速差分信號，通常工作在較低的電壓水平。最初設(shè)計作為CPU時鐘，HCSL在1990年代末開始用于高速串行計算機擴展總線標(biāo)準(zhǔn)(PCI Express)參考時鐘。HCSL輸出具備抖動最小，功耗低等特性，這種類型的晶振通常被用于系統(tǒng)內(nèi)部的高速串行通信、時鐘分配和數(shù)據(jù)通路等需要高速、低功耗、高性能的應(yīng)用場景。

為滿足高速數(shù)據(jù)傳輸與處理場景日益嚴格的時序信號需求，YXC推出一系列低抖動、高精度、高頻率、微型化、耐高溫的差分晶振產(chǎn)品，為相關(guān)應(yīng)用場景提供高度可靠的解決方案。

YXC差分晶振系列

產(chǎn)品特點

超低抖動：在12kHz 到 20 MHz帶寬上，相位抖動僅 0.05ps

超高頻率：最高支持2100MHz，靈活定制、快速交付

微型化：最小封裝尺寸可以達到 2.5 x 2.0 mm，卓越性能與迷你尺寸的完美結(jié)合

豐富的輸出方式：提供LVPECL、LVDS、HCSL 、CML多種輸出邏輯

作為時鐘頻率解決方案的佼佼者，YXC揚興科技已專注晶振37年，一直致力于現(xiàn)代化科技建設(shè)，為高速數(shù)據(jù)傳輸場景提供超低相噪以及超高穩(wěn)定度的時鐘源。