0
電子百科
1.25GHz 滿功率帶寬采樣及保持 （S/H）
DDR LVDS 輸出
易于驅(qū)動的 1.5VP-P 輸入范圍
單 1.8V 電源
低功率：628mW / 592mW / 545mW （總值）
90dB SFDR
68.5dB SNR
用于配置的串行 SPI 端口
可任選的時鐘占空比穩(wěn)定器
低功率睡眠和打盹模式
引腳兼容的 14 位版本
64 引腳 （9mm x 9mm） QFN 封裝
一個任選的時鐘占空比穩(wěn)定器在全速和多種時鐘占空比條件下實現(xiàn)了更高的性能，因此，這個系列的產(chǎn)品器件可以利用一個正弦波、PECL、LVDS、TTL 或 CMOS 輸入對 ENC+ 和 ENC- 輸入進(jìn)行差分驅(qū)動。其數(shù)字輸出為雙倍數(shù)據(jù)速率 （DDR） LVDS.
在整個溫度范圍內(nèi)的 DC 規(guī)格包括 ±0.26LSB INL （典型值）、±0.16LSB DNL （典型值） 和無漏失碼。轉(zhuǎn)換噪聲為 0.54LSBRMS.
工商網(wǎng)監(jiān)
