分類:模擬鎖相環(huán)電路/數(shù)字鎖相環(huán)電路

　　使用數(shù)字鎖相環(huán)集成電路CD4046。由圖可見(jiàn)，它有一個(gè)方波壓控振蕩器（VCO）和三個(gè)相位比較器。

　　三個(gè)相位比較器分別是：

　　1.異或相位比較器（NOR），即PC1，其相位鎖定范圍為0~180o；

　　2.相位-頻率比較器（PFD），即PC2，其相位鎖定范圍為-360o~360o；

　　3.JK觸發(fā)相位比較器（JK），即PC3，其相位鎖定范圍為0~360o。

　　鎖相環(huán)是一種控制晶振使其相對(duì)于參考信號(hào)保持恒定相位的電路，在數(shù)字通信系統(tǒng)中使用比較廣泛。目前微處理器或DSP集成的片上鎖相環(huán)，主要作用則是通過(guò)軟件實(shí)時(shí)地配置片上外設(shè)時(shí)鐘，提高系統(tǒng)的靈活性和可靠性。此外，由于采用軟件可編程鎖相環(huán)，所設(shè)計(jì)的系統(tǒng)處理器外部允許較低的工作頻率，而片內(nèi)經(jīng)過(guò)鎖相環(huán)微處理器提供較高的系統(tǒng)時(shí)鐘。這種設(shè)計(jì)可以有效地降低系統(tǒng)對(duì)外部時(shí)鐘的依賴和電磁干擾，提高系統(tǒng)啟動(dòng)和運(yùn)行的可靠性，降低系統(tǒng)對(duì)硬件的設(shè)計(jì)要求。

　　TMS320F28l2處理器的片上晶振和鎖相環(huán)模塊為內(nèi)核及外設(shè)提供時(shí)鐘信號(hào)，并且控制器件的低功耗工作模式。片上晶振模塊允許使用2種方式為器件提供時(shí)鐘，即采用內(nèi)部振蕩器或外部時(shí)鐘源。如果使用內(nèi)部振蕩器，必須在XI/XCLKIN和X2這兩個(gè)引腳之間連接一個(gè)石英晶體，一般選用30 MHz。如果采用外部時(shí)鐘，可以將輸人的時(shí)鐘信號(hào)直接接到XI/XCLKIN引腳上，而X2懸空，不使用內(nèi)部振蕩器。晶體振蕩器及鎖相環(huán)模塊結(jié)構(gòu)如圖1 所示。

　　圖1? 晶體振蕩器及鎖相環(huán)模塊

　　外部XPLLDIS引腳可以選擇系統(tǒng)的時(shí)鐘源。當(dāng)XPLLDIS為低電平時(shí)，系統(tǒng)直接采用外部時(shí)鐘或外部晶振作為系統(tǒng)時(shí)鐘；當(dāng)XPLLDIS為高電平時(shí)，外部時(shí)鐘經(jīng)過(guò)PLL倍頻后為系統(tǒng)提供時(shí)鐘。系統(tǒng)可以通過(guò)鎖相環(huán)控制寄存器來(lái)選擇鎖相環(huán)的工作模式和倍頻的系數(shù)。表1列出了鎖相環(huán)配置模式。

　　表1?? 鎖相環(huán)配置模式

　　鎖相環(huán)模塊除了為C28x內(nèi)核提供時(shí)鐘外，還通過(guò)系統(tǒng)時(shí)鐘輸出提供快速和慢速2種外設(shè)時(shí)鐘，如圖2所示。而系統(tǒng)時(shí)鐘主要通過(guò)外部引腳XPLLDIS及鎖相環(huán)控制寄存器進(jìn)行控制。因此，在系統(tǒng)采用外部時(shí)鐘并使能PLL（XPLLDIS＝1）的情況下，可以通過(guò)軟件設(shè)置C28x內(nèi)核的時(shí)鐘輸入。

　　圖2? 處理器內(nèi)部時(shí)鐘電路

　　如果XPLLDIS為高電平，使能芯片內(nèi)部鎖相環(huán)電路，則可以通過(guò)控制寄存器PLLCR軟件設(shè)置系統(tǒng)的工作頻率。但要注意，在通過(guò)軟件改變系統(tǒng)的工作頻率時(shí)，必須等待系統(tǒng)時(shí)鐘穩(wěn)定后才可以繼續(xù)完成其他操作。此外，還可以通過(guò)外設(shè)時(shí)鐘控制寄存器使能外設(shè)時(shí)鐘。在具體的應(yīng)用中，為降低系統(tǒng)功耗，不使用的外設(shè)最好將其時(shí)鐘禁止。外設(shè)時(shí)鐘包括快速外設(shè)和慢速外設(shè)兩種，分別通過(guò)HISPCP和LOSPCP寄存器進(jìn)行設(shè)置。下面給出改變鎖相環(huán)倍頻系數(shù)和外設(shè)時(shí)鐘的具體應(yīng)用程序。

　　綜上，鎖相環(huán)具有良好的跟蹤特性，如果環(huán)路參數(shù)選擇合適；輸出頻率能夠很容易跟蹤輸入頻率，從而環(huán)路達(dá)到鎖定。

　　2 SDH網(wǎng)絡(luò)的同步方式

　　SDH網(wǎng)絡(luò)普遍采用分級(jí)主從同步方式，時(shí)鐘的級(jí)別被ITU-T劃分為以下4類：

　　a) 基準(zhǔn)主時(shí)鐘：G．811規(guī)范為PRC，Primary Ref-erence Source；

　　b) 轉(zhuǎn)結(jié)局從時(shí)鐘：G．812規(guī)范為SSU-A，Primary-Synchronization Supply Unit；

　　c) 端局從時(shí)鐘：C．812規(guī)范為SSU-B，Second Lev-el-SSU；

　　d) SDH設(shè)備時(shí)鐘：c．813規(guī)范為SEC，SDH EquIPMent Clock。

　　時(shí)鐘結(jié)構(gòu)通常采用樹(shù)型，每一級(jí)時(shí)鐘都與其上一級(jí)時(shí)鐘同步；其中PRC(主基準(zhǔn)時(shí)鐘)處于樹(shù)型結(jié)構(gòu)的最頂端，是網(wǎng)絡(luò)中最高一級(jí)的時(shí)鐘，具有極高的精度和穩(wěn)定度。同步網(wǎng)將PRC信號(hào)送到網(wǎng)內(nèi)各級(jí)交換節(jié)點(diǎn)，然后通過(guò)鎖相環(huán)使本地時(shí)鐘鎖定到收到的PRC上，從而網(wǎng)內(nèi)各交換節(jié)點(diǎn)時(shí)鐘都與PRC同步。同時(shí)，為了保持網(wǎng)絡(luò)的穩(wěn)定，都會(huì)對(duì)PRC采用多重備份，以防止PRC出問(wèn)題而導(dǎo)致全網(wǎng)故障。

　　SDH網(wǎng)絡(luò)又把全網(wǎng)劃分為幾個(gè)同步區(qū)，每個(gè)同步區(qū)有其LPR(區(qū)域基準(zhǔn)時(shí)鐘)，符合G．811標(biāo)準(zhǔn)；LPR可接收全網(wǎng)的PRC，從而達(dá)到同步，每個(gè)LPR盡管有差異，但差異極小，所以區(qū)域之間接近同步，稱為偽同步方式。在區(qū)域內(nèi)部就是各個(gè)轉(zhuǎn)結(jié)局了，局內(nèi)有BITS(大樓綜合定時(shí)系統(tǒng))，它既呵產(chǎn)生符合G．812標(biāo)準(zhǔn)的時(shí)鐘，又可接收外部更高級(jí)別的時(shí)鐘，從而跟蹤至全網(wǎng)PRC，同時(shí)也可以利用SDH的STM-N信號(hào)傳送時(shí)鐘信號(hào)；再往下一級(jí)，其局內(nèi)的SDH設(shè)備網(wǎng)元直接從BITS獲取定時(shí)，從而網(wǎng)絡(luò)中的各個(gè)網(wǎng)元最終都達(dá)到同步。

　　3 SDH設(shè)備的時(shí)鐘功能結(jié)構(gòu)

　　其中：T1為STM-N輸入接口；T2為PDH輸入接口；T3為外定時(shí)輸入接口。設(shè)備町從T1、T2和T3獲得外部定時(shí)信號(hào)的輸入。各個(gè)選擇器具有對(duì)輸人的時(shí)鐘信號(hào)進(jìn)行選擇最優(yōu)的功能，根據(jù)預(yù)制條件選擇出最優(yōu)的時(shí)鐘信號(hào)；同時(shí)設(shè)備內(nèi)置SETC(同步設(shè)備定時(shí)發(fā)生器)，即SEC(SDH設(shè)備時(shí)鐘)，可以自己產(chǎn)生時(shí)鐘信號(hào)，它是一個(gè)數(shù)字鎖相環(huán)，可對(duì)選擇器B輸出的高級(jí)別時(shí)鐘進(jìn)行同步，從而輸出穩(wěn)定的時(shí)鐘T0，T0為滿足G．812要求，為SDH設(shè)備內(nèi)各部分提供系統(tǒng)時(shí)鐘信號(hào)，從而實(shí)現(xiàn)網(wǎng)同步；同時(shí)，設(shè)備還具有向其他SDH設(shè)備提供定時(shí)信號(hào)功能，這部分功能由選擇器C來(lái)實(shí)現(xiàn)，選擇器C從T0和選擇器A中選擇最優(yōu)時(shí)鐘，經(jīng)過(guò)鎖相環(huán)處理，最后輸出滿足G．813要求的定時(shí)信號(hào)T4。

　　4 鎖相環(huán)在SDH設(shè)備中的應(yīng)用

　　由上述分析可知，設(shè)備中有兩處用到了鎖相環(huán)，一處是系統(tǒng)同步時(shí)鐘鎖相環(huán)，另一處是導(dǎo)出時(shí)鐘鎖相環(huán)。

　　上半部分的鎖相環(huán)為SETG，足一個(gè)數(shù)字鎖相環(huán)，其中數(shù)字LF由CPU軟件實(shí)現(xiàn)，PD由FPGA實(shí)現(xiàn)；PD對(duì)由選擇器B選擇出來(lái)的定時(shí)基準(zhǔn)信號(hào)和VCO分頻產(chǎn)生的信號(hào)進(jìn)行數(shù)字鑒相，經(jīng)過(guò)CPU濾波處理和D／A轉(zhuǎn)換產(chǎn)生一個(gè)控制電壓，從而對(duì)VCO進(jìn)行頻率控制，由此構(gòu)成一個(gè)反饋回路，當(dāng)定時(shí)基準(zhǔn)的頻率以及抖動(dòng)漂移性能在一定范圍之內(nèi)時(shí)，最終本地VCO能同步到定時(shí)基準(zhǔn)?？驁D的下半部分為輸出時(shí)鐘的鎖相環(huán)，是一個(gè)模擬鎖相環(huán)，不涉及軟件的控制，其原理和數(shù)字鎖相環(huán)相同，最終也輸出鎖定于輸入的穩(wěn)定的時(shí)鐘信號(hào)，為其他SDH設(shè)備的時(shí)鐘輸入。

　　5 鎖相環(huán)特性分析

　　這種應(yīng)用的最大特點(diǎn)在于鎖相環(huán)SETG由CPU軟件控制。與模擬環(huán)相比，數(shù)字環(huán)具有參數(shù)調(diào)節(jié)方便，快速鎖定，性能穩(wěn)定等特點(diǎn)。更重要的是，此方案使得SDH設(shè)備網(wǎng)元工作的范圍更寬更靈活，當(dāng)同步網(wǎng)中的基準(zhǔn)時(shí)鐘工作正常時(shí)，SETG通過(guò)鎖相環(huán)同步于基準(zhǔn)時(shí)鐘，使設(shè)備處于網(wǎng)同步狀態(tài)；當(dāng)設(shè)備中的基準(zhǔn)時(shí)鐘失效，或者時(shí)鐘傳送鏈路失效時(shí)，SETG通過(guò)軟件保存失效之前的頻率信息作為其輸入基準(zhǔn)而工作，仍然在相當(dāng)長(zhǎng)的時(shí)間內(nèi)保持網(wǎng)絡(luò)同步，以換回解決故障的時(shí)間，此時(shí)通過(guò)T4鎖相環(huán)仍然向下一級(jí)網(wǎng)元提供時(shí)鐘信號(hào)。即使是最糟糕的情況下，輸入基準(zhǔn)時(shí)鐘也丟失了，但是鎖相環(huán)還有自己的VCO可以工作在自由振蕩模式，但是這種模式已經(jīng)很不穩(wěn)定了。

　　6 結(jié)束語(yǔ)

　　在實(shí)際應(yīng)用中，這種同步應(yīng)用方案是很具有參考價(jià)值的，它不僅可以用于SDH網(wǎng)絡(luò)的同步，對(duì)于其他數(shù)字網(wǎng)絡(luò)，針對(duì)其網(wǎng)絡(luò)特點(diǎn)，也可以移植過(guò)去使用。