計(jì)算機(jī)與外部設(shè)備的連接，基本上使用了兩類接口：串行接口與并行接口。并行接口是指數(shù)據(jù)的各個(gè)位同時(shí)進(jìn)行傳送，其特點(diǎn)是傳輸速度塊，但當(dāng)傳輸距離遠(yuǎn)、位數(shù)又多時(shí)，通信線路變復(fù)雜且成本提高。串行通信是指數(shù)據(jù)一位位地順序傳送，其特點(diǎn)是適合于遠(yuǎn)距離通信，通信線路簡(jiǎn)單，只要一對(duì)傳輸線就可以實(shí)現(xiàn)雙向通信，從而大大降低了成本。

　　串行通信又分為異步與同步兩類。UART（Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器）正是設(shè)備間進(jìn)行異步通信的關(guān)鍵模塊。它的重要作用如下所示：

　　處理數(shù)據(jù)總路線和串行口之間的串/并、并/串轉(zhuǎn)換；

　　通信雙方只要采用相同的幀格式和波特率，就能在未共享時(shí)鐘信號(hào)的情況下，僅用兩根信號(hào)線（Rx 和Tx）就可以完成通信過(guò)程；

　　采用異步方式，數(shù)據(jù)收發(fā)完畢后，可通過(guò)中斷或置位標(biāo)志位的方式通知微控制器進(jìn)行處理，大大提高微控制器的工作效率。

　　若加入一個(gè)合適的電平轉(zhuǎn)換器，如SP3232E、SP3485，UART 還能用于RS-232、RS-485 通信，或與計(jì)算機(jī)的端口連接。UART 應(yīng)用非常廣泛，手機(jī)、工業(yè)控制、PC 等應(yīng)用中都要用到UART。

　　1． 發(fā)送/接收邏輯

　　發(fā)送邏輯對(duì)從發(fā)送FIFO 讀取的數(shù)據(jù)執(zhí)行“并→串”轉(zhuǎn)換?？刂七壿嬢敵銎鹗嘉辉谙鹊拇形涣鳎⑶腋鶕?jù)控制寄存器中已編程的配置，會(huì)面緊跟著數(shù)據(jù)位（注意：最低位 LSB 先輸出）、奇偶校驗(yàn)位和停止位。

　　在檢測(cè)到一個(gè)有效的起始脈沖后，接收邏輯對(duì)接收到的位流執(zhí)行“串→并”轉(zhuǎn)換。此外還會(huì)對(duì)溢出錯(cuò)誤、奇偶校驗(yàn)錯(cuò)誤、幀錯(cuò)誤和線中止（line-break）錯(cuò)誤進(jìn)行檢測(cè)，并將檢測(cè)到的狀態(tài)附加到被寫(xiě)入接收FIFO 的數(shù)據(jù)中。

　　2． 波特率的產(chǎn)生

　　波特率除數(shù)（baud-rate divisor）是一個(gè)22 位數(shù)，它由16 位整數(shù)和6 位小數(shù)組成。波特率發(fā)生器使用這兩個(gè)值組成的數(shù)字來(lái)決定位周期。通過(guò)帶有小數(shù)波特率的除法器，在足夠高的系統(tǒng)時(shí)鐘速率下，UART 可以產(chǎn)生所有標(biāo)準(zhǔn)的波特率，而誤差很小。

　　3． 數(shù)據(jù)收發(fā)

　　發(fā)送時(shí)，數(shù)據(jù)被寫(xiě)入發(fā)送FIFO。如果UART 被使能，則會(huì)按照預(yù)先設(shè)置好的參數(shù)（波特率、數(shù)據(jù)位、停止位、校驗(yàn)位等）開(kāi)始發(fā)送數(shù)據(jù)，一直到發(fā)送FIFO 中沒(méi)有數(shù)據(jù)。一旦向發(fā)送FIFO 寫(xiě)數(shù)據(jù)（如果FIFO 未空），UART 的忙標(biāo)志位BUSY 就有效，并且在發(fā)送數(shù)據(jù)期間一直保持有效。BUSY 位僅在發(fā)送FIFO 為空，且已從移位寄存器發(fā)送最后一個(gè)字符，包括停止位時(shí)才變無(wú)效。即 UART 不再使能，它也可以指示忙狀態(tài)。BUSY 位的相關(guān)庫(kù)函數(shù)是UARTBusy( )

　　在UART 接收器空閑時(shí)，如果數(shù)據(jù)輸入變成“低電平”，即接收到了起始位，則接收計(jì)數(shù)器開(kāi)始運(yùn)行，并且數(shù)據(jù)在Baud16 的第8 個(gè)周期被采樣。如果Rx 在Baud16 的第8 周期仍然為低電平，則起始位有效，否則會(huì)被認(rèn)為是錯(cuò)誤的起始位并將其忽略。

　　如果起始位有效，則根據(jù)數(shù)據(jù)字符被編程的長(zhǎng)度，在 Baud16 的每第 16 個(gè)周期對(duì)連續(xù)的數(shù)據(jù)位（即一個(gè)位周期之后）進(jìn)行采樣。如果奇偶校驗(yàn)?zāi)Ｊ绞鼓?，則還會(huì)檢測(cè)奇偶校驗(yàn)位。

　　最后，如果Rx 為高電平，則有效的停止位被確認(rèn)，否則發(fā)生幀錯(cuò)誤。當(dāng)接收到一個(gè)完整的字符時(shí)，將數(shù)據(jù)存放在接收FIFO 中。

　　4． 中斷控制

　　出現(xiàn)以下情況時(shí)，可使UART 產(chǎn)生中斷：

　　FIFO 溢出錯(cuò)誤

　　線中止錯(cuò)誤（line-break，即Rx 信號(hào)一直為0 的狀態(tài)，包括校驗(yàn)位和停止位在內(nèi)）

　　奇偶校驗(yàn)錯(cuò)誤

　　幀錯(cuò)誤（停止位不為1）

　　接收超時(shí)（接收FIFO 已有數(shù)據(jù)但未滿，而后續(xù)數(shù)據(jù)長(zhǎng)時(shí)間不來(lái)）

　　發(fā)送

　　接收

　　由于所有中斷事件在發(fā)送到中斷控制器之前會(huì)一起進(jìn)行“或運(yùn)算”操作，所以任意時(shí)刻 UART 只能向中斷產(chǎn)生一個(gè)中斷請(qǐng)求。通過(guò)查詢中斷狀態(tài)函數(shù)UARTIntStatus( )，軟件可以在同一個(gè)中斷服務(wù)函數(shù)里處理多個(gè)中斷事件（多個(gè)并列的if 語(yǔ)句）。

　　5． FIFO 操作 FIFO 是“First-In First-Out”的縮寫(xiě)，意為“先進(jìn)先出”，是一種常見(jiàn)的隊(duì)列操作。 Stellaris 系列ARM 的UART 模塊包含有2 個(gè)16 字節(jié)的FIFO：一個(gè)用于發(fā)送，另一個(gè)用于接收?？梢詫蓚€(gè)FIFO 分別配置為以不同深度觸發(fā)中斷?？晒┻x擇的配置包括：1/8、 1/4、1/2、3/4 和7/8 深度。例如，如果接收FIFO 選擇1/4，則在UART 接收到4 個(gè)數(shù)據(jù)時(shí)產(chǎn)生接收中斷。

　　發(fā)送FIFO的基本工作過(guò)程： 只要有數(shù)據(jù)填充到發(fā)送FIFO 里，就會(huì)立即啟動(dòng)發(fā)送過(guò)程。由于發(fā)送本身是個(gè)相對(duì)緩慢的過(guò)程，因此在發(fā)送的同時(shí)其它需要發(fā)送的數(shù)據(jù)還可以繼續(xù)填充到發(fā)送 FIFO 里。當(dāng)發(fā)送 FIFO 被填滿時(shí)就不能再繼續(xù)填充了，否則會(huì)造成數(shù)據(jù)丟失，此時(shí)只能等待。這個(gè)等待并不會(huì)很久，以9600 的波特率為例，等待出現(xiàn)一個(gè)空位的時(shí)間在1ms 上下。發(fā)送 FIFO 會(huì)按照填入數(shù)據(jù)的先后順序把數(shù)據(jù)一個(gè)個(gè)發(fā)送出去，直到發(fā)送 FIFO 全空時(shí)為止。已發(fā)送完畢的數(shù)據(jù)會(huì)被自動(dòng)清除，在發(fā)送FIFO 里同時(shí)會(huì)多出一個(gè)空位。

　　接收FIFO的基本工作過(guò)程： 當(dāng)硬件邏輯接收到數(shù)據(jù)時(shí)，就會(huì)往接收FIFO 里填充接收到的數(shù)據(jù)。程序應(yīng)當(dāng)及時(shí)取走這些數(shù)據(jù)，數(shù)據(jù)被取走也是在接收FIFO 里被自動(dòng)刪除的過(guò)程，因此在接收 FIFO 里同時(shí)會(huì)多出一個(gè)空位。如果在接收 FIFO 里的數(shù)據(jù)未被及時(shí)取走而造成接收FIFO 已滿，則以后再接收到數(shù)據(jù)時(shí)因無(wú)空位可以填充而造成數(shù)據(jù)丟失。

　　收發(fā)FIFO 主要是為了解決UART 收發(fā)中斷過(guò)于頻繁而導(dǎo)致CPU 效率不高的問(wèn)題而引入的。在進(jìn)行 UART 通信時(shí)，中斷方式比輪詢方式要簡(jiǎn)便且效率高。但是，如果沒(méi)有收發(fā) FIFO，則每收發(fā)一個(gè)數(shù)據(jù)都要中斷處理一次，效率仍然不夠高。如果有了收發(fā)FIFO，則可以在連續(xù)收發(fā)若干個(gè)數(shù)據(jù)（可多至14 個(gè)）后才產(chǎn)生一次中斷然后一并處理，這就大大提高了收發(fā)效率。

　　完全不必要擔(dān)心FIFO 機(jī)制可能帶來(lái)的數(shù)據(jù)丟失或得不到及時(shí)處理的問(wèn)題，因?yàn)樗呀?jīng)幫你想到了收發(fā)過(guò)程中存在的任何問(wèn)題，只要在初始化配置UART 后，就可以放心收發(fā)了， FIFO 和中斷例程會(huì)自動(dòng)搞定一切。

　　6． 回環(huán)操作

　　UART 可以進(jìn)入一個(gè)內(nèi)部回環(huán)（Loopback）模式，用于診斷或調(diào)試。在回環(huán)模式下，從Tx 上發(fā)送的數(shù)據(jù)將被Rx 輸入端接收。

　　7． 串行紅外協(xié)議

　　在某些 Stellaris 系列 ARM 芯片里，UART 還包含一個(gè) IrDA 串行紅外（SIR）編碼器/ 解碼器模塊。IrDA SIR 模塊的功能是在異步UART 數(shù)據(jù)流和半雙工串行SIR 接口之間進(jìn)行轉(zhuǎn)換。片上不會(huì)執(zhí)行任何模擬處理操作。SIR 模塊的任務(wù)就是要給UART 提供一個(gè)數(shù)字編碼輸出和一個(gè)解碼輸入。UART 信號(hào)管腳可以與一個(gè)紅外收發(fā)器連接以實(shí)現(xiàn)IrDA SIR 物理層連接。

　　如圖所示，為UART 的IrDA SIR 模塊基本應(yīng)用電路。D1 為紅外發(fā)射管，Q2 為紅外接收管。

　?、泡敵鼍彌_寄存器，它接收CPU從數(shù)據(jù)總線上送來(lái)的并行數(shù)據(jù)，并加以保存。

　?、?輸出移位寄存器，它接收從輸出緩沖器送來(lái)的并行數(shù)據(jù)，以發(fā)送時(shí)鐘的速率把數(shù)據(jù)逐位移出，即將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)輸出。

　?、?輸入移位寄存器，它以接收時(shí)鐘的速率把出現(xiàn)在串行數(shù)據(jù)輸入線上的數(shù)據(jù)逐位移入，當(dāng)數(shù)據(jù)裝滿后，并行送往輸入緩沖寄存器，即將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。

　?、?輸入緩沖寄存器，它從輸入移位寄存器中接收并行數(shù)據(jù)，然后由CPU取走。

　?、?控制寄存器，它接收CPU送來(lái)的控制字，由控制字的內(nèi)容，決定通信時(shí)的傳輸方式以及數(shù)據(jù)格式等。例如采用異步方式還是同步方式，數(shù)據(jù)字符的位數(shù)，有無(wú)奇偶校驗(yàn)，是奇校驗(yàn)還是偶校驗(yàn)，停止位的位數(shù)等參數(shù)。

　　⑹狀態(tài)寄存器。狀態(tài)寄存器中存放著接口的各種狀態(tài)信息，例如輸出緩沖區(qū)是否空，輸入字符是否準(zhǔn)備好等。在通信過(guò)程中，當(dāng)符合某種狀態(tài)時(shí)，接口中的狀態(tài)檢測(cè)邏輯將狀態(tài)寄存器的相應(yīng)位置“1”，以便讓CPU查詢。

　?、?起始位：先發(fā)出一個(gè)邏輯”0”信號(hào)，表示傳輸字符的開(kāi)始。

　?、?數(shù)據(jù)位：緊接著起始位之后。數(shù)據(jù)位的個(gè)數(shù)可以是4、5、6、7、8等，構(gòu)成一個(gè)字符。通常采用ASCII碼。從最低位開(kāi)始傳送，靠時(shí)鐘定位。

　?、?奇偶校驗(yàn)位：數(shù)據(jù)位加上這一位后，使得“1” 的位數(shù)應(yīng)為偶數(shù)(偶校驗(yàn))或奇數(shù)(奇校驗(yàn))，以此來(lái)校驗(yàn)數(shù)據(jù)傳送的正確性。

　?、?停止位：它是一個(gè)字符數(shù)據(jù)的結(jié)束標(biāo)志?？梢允?位、1.5位、2位的高電平。

　?、菘臻e位：處于邏輯“1”狀態(tài)，表示當(dāng)前線路上沒(méi)有數(shù)據(jù)傳送。