補(bǔ)充幾點(diǎn)：專業(yè)基礎(chǔ)課（電路分析,模電，數(shù)電，信號(hào)與系統(tǒng)等等）有哪些核心的知識(shí)點(diǎn)？筆試、面試會(huì)經(jīng)?？嫉牡?？?！，F(xiàn)在只能突擊了，， :'( 好心的大哥哥們，幫幫忙 :Q

請google下。。。。

"被他上了4年???",:lol

哈佛結(jié)構(gòu)與馮·諾伊曼結(jié)構(gòu)的區(qū)別？
這個(gè)我也不懂，求解釋

電路分析是基礎(chǔ)。
剛好在看FPGA。摘抄：
CPLD 是可編程邏輯器件（Complex Programable Logic Device）的簡稱，F(xiàn)PGA 是現(xiàn)場可編程門陣列（Field Programable Gate Array）的簡稱，兩者的功能基本相同，變成等過程也基本相同，只是芯片內(nèi)部的實(shí)現(xiàn)原理和結(jié)構(gòu)略有不同。
CPLD 組合邏輯的功能很強(qiáng)，一個(gè)宏單元就可以分解十幾個(gè)甚至 20－30 多個(gè)組合邏輯輸入。而 FPGA 的一個(gè) LUT 只能處理 4 輸入的組合邏輯，因此，CPLD 適合用于設(shè)計(jì)譯碼等復(fù)雜組合邏輯。但FPGA 的制造工藝確定了 FPGA 芯片中包含的 LUT 和觸發(fā)器的數(shù)量非常多，往往都是幾千上萬，CPLD 一般只能做到512個(gè)邏輯單元，而且如果用芯片價(jià)格除以邏輯單元數(shù)量，F(xiàn)PGA 的平均邏輯單元成本大大低于 CPLD。 所以如果設(shè)計(jì)中使用到大量觸發(fā)器，例如設(shè)計(jì)一個(gè)復(fù)雜的時(shí)序邏輯，那么使用 FPGA 就是一個(gè)很好選擇。一般的CPLD價(jià)格較低。

馮諾依曼結(jié)構(gòu) 程序和存儲(chǔ)是公用一個(gè)物理地址，哈弗不是，所以哈弗運(yùn)行更有效率。百度都有的。樓主學(xué)了這么多專業(yè)，如果真學(xué)的進(jìn)去了，你就是牛人了?。?

1.??CPLD適合完成各種算法和組合邏輯,FPGA適合于完成時(shí)序邏輯。常用來做系統(tǒng)加密模塊.
? ?51單片機(jī)較萬能靈活,但深度不夠,擅長于面向小型簡單控制型設(shè)備產(chǎn)品.
? ? DSP是數(shù)字信號(hào)處理器，以數(shù)字形式對信號(hào)進(jìn)行采集、變換、濾波、估值、增強(qiáng)、壓縮、識(shí)別等處理，以得到符合人們需要的信號(hào)形式。 應(yīng)用于語音處理, 圖像/圖形等場合.
? ? ARM是一種32位高級(jí)精簡指令集處理器，用于嵌入式系統(tǒng)設(shè)計(jì)。由于節(jié)能的特點(diǎn)，非常適用于移動(dòng)通信領(lǐng)域，符合其主要設(shè)計(jì)目標(biāo)為低成本、高性能、低耗電的特性。

2.??先了解需求,精度要求,成本要求等資訊 →
? ? 做系統(tǒng)方案 →
? ? 選擇適用的mcu,傳感器,驅(qū)動(dòng)器 →
? ? 關(guān)鍵部分做1:1的模擬工藝試驗(yàn) →
? ? 設(shè)計(jì)原理圖 →
? ? 編寫應(yīng)用程序 →
? ? 畫pcb板,制作樣機(jī) →
? ? 在樣機(jī)上調(diào)試程序 →
? ? 若會(huì)用Pro/E,則連結(jié)構(gòu),模具也一并同步交替設(shè)計(jì) →
? ? 對周邊器進(jìn)行干涉檢測 →
? ? 修改設(shè)計(jì) →
? ? 完成正式樣機(jī) →
? ? 交用戶作功能確認(rèn) →
? ? 準(zhǔn)備量產(chǎn)的測試治具 →
? ? 作EMC測試??→
? ? 編寫使用說明等技術(shù)資料 →
? ? 等老板發(fā)紅包

3. 去百度吧

T叔，大愛.....:D??我在南京這邊，來學(xué)校招聘都是軟件方面企業(yè)，硬件企業(yè)少的可憐，要不就是要求很高招的人又少。。杯具

我總覺得這些東西不用記，搜一下就有了。