本書作者在業(yè)界著名通信設(shè)備研發(fā)公司有多年的第一線的高速電路設(shè)計(jì)經(jīng)驗(yàn)，精心編寫本書，希望對(duì)讀者有所幫助。

內(nèi)容簡(jiǎn)介 本書從設(shè)計(jì)實(shí)踐的角度出發(fā)，介紹了在從事高速電路設(shè)計(jì)的工作中需要掌握的各項(xiàng)技術(shù)技能，并結(jié)合工作中的具體案例，強(qiáng)化了設(shè)計(jì)中的各項(xiàng)要點(diǎn)。
? ? 在本書的編寫過(guò)程中，作者避免了純理論的講述，而是結(jié)合設(shè)計(jì)實(shí)例敘述經(jīng)驗(yàn)，將復(fù)雜的高速電路設(shè)計(jì)，用通俗易懂的語(yǔ)言陳述給讀者。本書覆蓋了高速電路設(shè)計(jì)所涉及的常用技術(shù)，適用于電子設(shè)計(jì)專業(yè)的高年級(jí)學(xué)生，以及從事電路開發(fā)、測(cè)試的硬件工程師。


目錄 目? ? 錄
第1章??概述? ? 1
1.1??低速設(shè)計(jì)和高速設(shè)計(jì)的例子? ? 1
【案例1-1】??簡(jiǎn)化的存儲(chǔ)電路模塊? ? 1
1.1.1??低速設(shè)計(jì)? ? 1
1.1.2??高速設(shè)計(jì)? ? 2
1.2??如何區(qū)分高速和低速? ? 3
1.3??硬件設(shè)計(jì)流程? ? 5
1.3.1??需求分析? ? 6
1.3.2??概要設(shè)計(jì)? ? 7
1.3.3??詳細(xì)設(shè)計(jì)? ? 7
1.3.4??調(diào)試? ? 9
1.3.5??測(cè)試? ? 9
1.3.6??轉(zhuǎn)產(chǎn)? ? 10
1.4??原理圖設(shè)計(jì)? ? 11
第2章??高速電路中的電阻、電容、電感和磁珠的選型及應(yīng)用? ? 13
2.1??電阻的應(yīng)用? ? 13
2.1.1??與電阻相關(guān)的經(jīng)典案例? ? 13
【案例2-1】??串聯(lián)電阻過(guò)大，導(dǎo)致板間告警失敗? ? 13
【案例2-2】??電阻額定功率不夠造成的單板潛在缺陷? ? 14
【案例2-3】??電阻在時(shí)序設(shè)計(jì)中的妙用? ? 15
2.1.2??電阻應(yīng)用要點(diǎn)? ? 16
2.2??電容的選型及應(yīng)用? ? 17
2.2.1??與電容相關(guān)的經(jīng)典案例? ? 17
【案例2-4】??電容失效導(dǎo)致低溫下硬盤停止工作? ? 17
【案例2-5】??多次帶電插拔子板導(dǎo)致母板上鉭電容損壞? ? 18
【案例2-6】??高速電路中電容應(yīng)用問(wèn)題導(dǎo)致CPU工作不穩(wěn)定? ? 18
2.2.2??高速電路設(shè)計(jì)中電容的作用及分析? ? 19
【案例2-7】??交流耦合電容選擇不當(dāng)引起數(shù)據(jù)幀出錯(cuò)? ? 20
【案例2-8】??利用0612封裝的電容增強(qiáng)濾波性能? ? 21
【案例2-9】??LDO電源應(yīng)用中的濾波電容ESR問(wèn)題? ? 22
【案例2-10】??高頻電路中1?F +0.01?F是否能展寬低阻抗頻帶? ? 24
2.2.3??高速電路設(shè)計(jì)常用電容及其應(yīng)用要點(diǎn)? ? 26
【案例2-11】??陶瓷電容選型錯(cuò)誤導(dǎo)致單板丟數(shù)據(jù)包? ? 27
【案例2-12】??根據(jù)電路要求進(jìn)行鉭電容選型? ? 29
2.2.4??去耦電容和旁路電容? ? 31
2.3??電感的選型及應(yīng)用? ? 32
2.3.1??與電感相關(guān)的經(jīng)典案例? ? 32
【案例2-13】??LC低通濾波導(dǎo)致輸出電源電壓紋波偏大? ? 32
【案例2-14】??大電流通路PI型濾波造成電壓衰減? ? 33
2.3.2??高速電路設(shè)計(jì)中電感的作用? ? 35
2.3.3??高速電路設(shè)計(jì)常用電感及其應(yīng)用要點(diǎn)? ? 36
2.4??磁珠的選型及應(yīng)用? ? 39
2.4.1??磁珠的濾波機(jī)理? ? 39
2.4.2??高速電路設(shè)計(jì)中磁珠的選型及其應(yīng)用要點(diǎn)? ? 40
【案例2-15】??誤用磁珠造成過(guò)流保護(hù)電路失效? ? 41
2.4.3??磁珠和電感的比較? ? 42
第3章??高速電路中的邏輯器件選型及高速邏輯電平應(yīng)用? ? 44
3.1??與邏輯器件相關(guān)的經(jīng)典案例? ? 44
【案例3-1】??邏輯器件輸入端上拉太弱造成帶電插拔監(jiān)測(cè)功能失效? ? 44
3.2??邏輯器件應(yīng)用要點(diǎn)? ? 47
3.2.1??邏輯器件概要? ? 47
【案例3-2】??邏輯器件驅(qū)動(dòng)能力過(guò)強(qiáng)造成信號(hào)振鈴? ? 51
【案例3-3】??同一型號(hào)邏輯器件的差異性造成PHY配置錯(cuò)誤? ? 51
3.2.2??邏輯器件參數(shù)介紹? ? 52
3.2.3??邏輯器件功耗計(jì)算? ? 60
3.2.4??邏輯器件熱插拔功能介紹? ? 62
3.2.5??邏輯器件使用中注意事項(xiàng)的總結(jié)? ? 68
3.3??高速邏輯電平應(yīng)用? ? 68
3.3.1??高速邏輯電平概述? ? 68
【案例3-4】??差分對(duì)走線附近信號(hào)分布不均衡造成電磁輻射? ? 70
3.3.2??LVDS邏輯電平介紹及其應(yīng)用要點(diǎn)? ? 71
【案例3-5】??空閑輸入引腳處理有誤導(dǎo)致FPGA檢測(cè)到錯(cuò)誤輸入? ? 73
3.3.3??LVPECL邏輯電平介紹及其應(yīng)用要點(diǎn)? ? 75
3.3.4??CML邏輯電平介紹及其應(yīng)用要點(diǎn)? ? 77
3.3.5??高速邏輯電平的比較? ? 78
3.3.6??高速邏輯電平的互連及其應(yīng)用要點(diǎn)? ? 78
第4章??高速電路中的電源設(shè)計(jì)? ? 87
4.1??與電源相關(guān)的經(jīng)典案例? ? 87
【案例4-1】??LDO輸出電源電平低于設(shè)置值? ? 87
【案例4-2】??電源芯片欠壓保護(hù)電路導(dǎo)致上電時(shí)序不滿足設(shè)計(jì)的要求? ? 88
【案例4-3】??多電源模塊并聯(lián)工作時(shí)的均壓措施? ? 89
4.2??高速電路設(shè)計(jì)的電源架構(gòu)? ? 90
4.2.1??集中式電源架構(gòu)? ? 90
4.2.2??分布式電源架構(gòu)? ? 90
4.3??高速電路電源分類及其應(yīng)用要點(diǎn)? ? 91
4.3.1??LDO電源介紹及其應(yīng)用要點(diǎn)? ? 92
【案例4-4】??計(jì)算LDO工作時(shí)的結(jié)溫? ? 95
【案例4-5】??SENSE功能導(dǎo)致電源芯片輸出電壓不穩(wěn)定? ? 97
4.3.2??DC/DC電源介紹及其應(yīng)用要點(diǎn)? ? 100
【案例4-6】??計(jì)算柵極電流? ? 105
【案例4-7】??MOSFET同時(shí)導(dǎo)通導(dǎo)致MOSFET損壞? ? 108
【案例4-8】???48V緩啟電路中MOSFET燒壞? ? 111
【案例4-9】??基于ADM1066對(duì)多路電源實(shí)現(xiàn)監(jiān)控? ? 114
【案例4-10】??基于LTC1422實(shí)現(xiàn)上電速度的控制? ? 115
【案例4-11】??基于電源芯片實(shí)現(xiàn)上電速度的控制? ? 115
【案例4-12】??基于RC阻容電路實(shí)現(xiàn)延時(shí)功能? ? 116
【案例4-13】??上電電流過(guò)大引起電感嘯叫? ? 116
【案例4-14】??輸入電源上電過(guò)緩造成輸出電源上電波形不單調(diào)? ? 117
4.3.3??電源管理? ? 124
4.3.4??保險(xiǎn)管的選型及應(yīng)用? ? 124
【案例4-15】??熱插拔單板的保險(xiǎn)管選型? ? 126
第5章??高速電路中的時(shí)序設(shè)計(jì)? ? 127
5.1??時(shí)序設(shè)計(jì)概述? ? 127
5.2??時(shí)序參數(shù)介紹? ? 127
5.3??源同步系統(tǒng)時(shí)序設(shè)計(jì)? ? 129
5.3.1??源同步系統(tǒng)時(shí)序設(shè)計(jì)原理? ? 129
5.3.2??源同步系統(tǒng)時(shí)序設(shè)計(jì)范例一? ? 131
5.3.3??源同步系統(tǒng)時(shí)序設(shè)計(jì)范例二? ? 134
5.4??共同時(shí)鐘系統(tǒng)時(shí)序設(shè)計(jì)? ? 136
5.5??源同步系統(tǒng)與共同時(shí)鐘系統(tǒng)的比較? ? 137
第6章??高速電路中的復(fù)位、時(shí)鐘設(shè)計(jì)? ? 139
6.1??復(fù)位電路設(shè)計(jì)? ? 139
6.1.1??與復(fù)位電路相關(guān)的經(jīng)典案例? ? 139
【案例6-1】??主控板無(wú)法通過(guò)PCI-X總線查詢到接口板? ? 139
6.1.2??復(fù)位設(shè)計(jì)介紹及其應(yīng)用要點(diǎn)? ? 141
【案例6-2】??存儲(chǔ)模塊讀取的錯(cuò)誤? ? 141
6.1.3??專用復(fù)位芯片的使用? ? 142
6.2??時(shí)鐘電路設(shè)計(jì)? ? 145
6.2.1??與時(shí)鐘電路相關(guān)的經(jīng)典案例? ? 145
【案例6-3】??系統(tǒng)時(shí)鐘偏快的問(wèn)題? ? 145
【案例6-4】??PHY寄存器無(wú)法讀取的問(wèn)題? ? 147
【案例6-5】??高溫流量測(cè)試丟包問(wèn)題? ? 148
6.2.2??晶體、晶振介紹及其應(yīng)用要點(diǎn)? ? 150
【案例6-6】??利用首個(gè)時(shí)鐘沿啟動(dòng)組合邏輯導(dǎo)致CPU工作不穩(wěn)定? ? 153
6.2.3??鎖相環(huán)及其應(yīng)用? ? 157
【案例6-7】??兩級(jí)鎖相環(huán)的應(yīng)用導(dǎo)致MPC8280的PCI時(shí)鐘失鎖? ? 162
6.2.4??時(shí)鐘抖動(dòng)與相位噪聲? ? 164
第7章??高速電路中的存儲(chǔ)器應(yīng)用與設(shè)計(jì)? ? 172
7.1??與存儲(chǔ)器相關(guān)的經(jīng)典案例? ? 172
【案例7-1】??時(shí)序裕量不足導(dǎo)致存儲(chǔ)器測(cè)試出錯(cuò)? ? 172
7.2??常用存儲(chǔ)器介紹及其應(yīng)用要點(diǎn)? ? 174
7.2.1??存儲(chǔ)器概述? ? 174
7.2.2??SDRAM介紹及其應(yīng)用要點(diǎn)? ? 176
7.2.3??DDR SDRAM介紹及其應(yīng)用要點(diǎn)? ? 188
【案例7-2】??DLL缺陷造成DDR SDRAM時(shí)序出錯(cuò)? ? 192
【案例7-3】??VREF不穩(wěn)定造成存儲(chǔ)器讀寫操作出錯(cuò)? ? 198
7.2.4??DDR2 SDRAM介紹及其應(yīng)用要點(diǎn)? ? 203
【案例7-4】??CPU存儲(chǔ)系統(tǒng)不能識(shí)別8位內(nèi)存條的問(wèn)題? ? 211
7.2.5??SRAM介紹及其應(yīng)用要點(diǎn)? ? 212
【案例7-5】??片選處理不當(dāng)導(dǎo)致SRAM數(shù)據(jù)丟失? ? 214
7.2.6??FLASH與EEPROM介紹? ? 227
【案例7-6】??熱插拔導(dǎo)致單板FLASH損壞? ? 227
【案例7-7】??讀取百兆光模塊信息出錯(cuò)? ? 231
第8章??高速電路中的PCB及其完整性設(shè)計(jì)? ? 232
8.1??與PCB及完整性設(shè)計(jì)相關(guān)的經(jīng)典案例? ? 232
【案例8-1】??回流路徑缺陷對(duì)高速信號(hào)質(zhì)量的影響? ? 232
8.2??PCB層疊結(jié)構(gòu)與阻抗計(jì)算? ? 234
8.2.1??Core和PP? ? 234
8.2.2??PCB的層疊結(jié)構(gòu)和阻抗設(shè)計(jì)? ? 234
8.3??高速電路PCB設(shè)計(jì)要點(diǎn)? ? 241
8.3.1??PCB設(shè)計(jì)與信號(hào)完整性? ? 241
【案例8-2】??傳輸線的判斷? ? 241
【案例8-3】??反射的計(jì)算? ? 242
【案例8-4】??DDR SDRAM設(shè)計(jì)時(shí)，終端電阻RTT布放位置的選擇? ? 244
【案例8-5】??大驅(qū)動(dòng)電流信號(hào)對(duì)高速數(shù)據(jù)信號(hào)的串?dāng)_? ? 250
【案例8-6】??高速接口器件批次更換造成輻射超標(biāo)? ? 252
【案例8-7】??TCK信號(hào)出現(xiàn)回溝導(dǎo)致無(wú)法通過(guò)JTAG接口對(duì)CPLD進(jìn)行加載? ? 256
8.3.2??PCB設(shè)計(jì)與電源完整性? ? 257
8.3.3??PCB設(shè)計(jì)中的EMC? ? 260
【案例8-8】??網(wǎng)口指示燈信號(hào)線引發(fā)的輻射問(wèn)題? ? 264
【案例8-9】??接口芯片與時(shí)鐘驅(qū)動(dòng)器共用電源，導(dǎo)致輻射超標(biāo)? ? 266
8.3.4??PCB設(shè)計(jì)中的ESD防護(hù)? ? 267
【案例8-10】??TVS管布放位置不合理導(dǎo)致靜電放電測(cè)試失敗? ? 268
【案例8-11】??GND和HV_GND混用導(dǎo)致電源控制電路失效? ? 270
8.3.5??PCB設(shè)計(jì)與結(jié)構(gòu)、易用性? ? 272
【案例8-12】??網(wǎng)口指示燈排列順序出錯(cuò)? ? 273
【案例8-13】??網(wǎng)口連接器堆疊方式與易插拔特性? ? 273
8.3.6??PCB設(shè)計(jì)與散熱? ? 274
8.3.7??PCB設(shè)計(jì)與可測(cè)試性? ? 275
參考文獻(xiàn)? ? 279