請教:TTL電路驅(qū)動COMS電路的問題
我在人家發(fā)的帖子上看到：當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
不知道如何理解？
能否給個大概的電路圖，謝謝！
提問者：wuerywds
地點：-
瀏覽次數(shù)：7131
提問時間：12-23 16:22
我有更好的答案
- 17條回答
-
brdtv
12-26 08:49
負(fù)載很小的時候，5V TTL輸出高電平一般能夠滿足5V COMS標(biāo)準(zhǔn)。加上拉也是為了提高驅(qū)動能力
-
df890724
12-28 08:28
哪位高手給個圖，謝謝！
-
仁歐科技
12-26 11:53
將上拉電阻接在TTL芯片輸出端與電源正之間。
這要什么圖？
-
luoyakeji
12-26 18:19
自己動手搜索下。就是電源接上4.7----10K的電阻在連接這“線”上。
-
胡政鵬測試bbs2
12-29 17:12
我就是搞不明白，接個上拉電阻，如何提高輸出高電平？？？？所以整個圖出來，謝謝！
-
jfuwre
12-29 06:48
6樓：
這要從TTL芯片內(nèi)部說起。
TTL芯片輸出級是所謂“圖騰柱”電路，在音頻放大電路中往往稱串聯(lián)推挽電路，推挽的兩支三極管使用同極性(NPN)三極管。這樣的結(jié)構(gòu)，兩支推挽管上面(接電源正)那支是不能飽和的，故管壓降較大。
TTL輸出高電平不能到電源正，甚至不能到CMOS芯片要求的輸入高電平(3.5V),是由于推挽的上管管壓降較大。若與此管并聯(lián)一個合適的電阻，則在高電平輸出電流較小時，輸出電流在芯片內(nèi)部可以為零，輸出電流完全由上拉電阻流過，由于輸出電流較小，電阻壓降也小，所以能夠輸出較高的電壓(類似于OC門輸出)。而“輸出電流較小”恰為后級是CMOS芯片所滿足。
-
60user121
12-30 17:23
要理解“接個上拉電阻，如何提高輸出高電平？？？？”，必須看TTL芯片內(nèi)部結(jié)構(gòu)圖，只看外部電路是不夠的。
-
yangyt
12-24 17:02
還是整個圖給我吧，或者推薦個TTL芯片內(nèi)部結(jié)構(gòu)圖，麻煩了，謝謝！
-
ljfdllwq
12-27 13:35
謝謝，謝謝:):):)
-
www039
12-25 05:28
這樣的圖，任一本講數(shù)字電路的書里面都有。為什么TTL高電平輸出達(dá)不到3.5V以上，書里面也有。
看書吧。
-
物是人非aaa
12-29 09:35
但是我仿真了一下，可以達(dá)到3.5V以上的
-
jvwueurw
01-02 01:14
A點輸入0V，Y輸出接1K電阻的話， 在Y點測量四點幾V
-
zh咖啡不加糖
12-31 07:24
即然是“仿”真，就別全信
-
ncsan
01-01 09:06
“A點輸入0V，Y輸出接1K電阻的話”
1k電阻另一端接到哪里去了？
-
英瑞博111
01-01 04:27
理論計算也是啊。比如若輸出接10K的電阻，輸入端A：0V，T5截止，T4處于開通狀態(tài)，算它0.3V；加二極管0.7V，總的也就1V，那10K兩端的電壓就達(dá)到4V左右了。
-
qian801228
12-30 22:04
這個帖子講得很 完美
-
愛吃精靈的白蘿卜
01-02 03:21
當(dāng)然，最精華是并聯(lián)電阻那部分的啦
0
工商網(wǎng)監(jiān)
