free性丰满hd毛多多,久久综合给合久久狠狠狠97色69 ,欧美成人乱码一区二区三区,国产美女久久久亚洲综合,7777久久亚洲中文字幕

尊敬的客戶：為給您持續(xù)提供一對(duì)一優(yōu)質(zhì)服務(wù)，即日起，元器件訂單實(shí)付商品金額<300元時(shí)，該筆訂單按2元/SKU加收服務(wù)費(fèi)，感謝您的關(guān)注與支持！
電子產(chǎn)業(yè)一站式服務(wù)平臺(tái)
注冊(cè)新人禮包
我的訂單
聯(lián)系客服
    首頁(yè)產(chǎn)品索引NB3N51044

    NB3N51044

    購(gòu)買(mǎi)收藏
    ?Clock Generator, 3.3 V, Crystal to 100 MHz / 125MHz, Quad HCSL / LVDS

    制造商：ON

    中文數(shù)據(jù)手冊(cè)

    產(chǎn)品信息

    The NB3N51044 is a precision, low phase noise clock generator that supports PCI Express and sRIO clock requirements. The device accepts a 25 MHz fundamental mode parallel resonant crystal or a 25 MHz single ended reference clock signal and generates four differential HCSL/LVDS outputs of 100 MHz or 125 MHz clock frequency based on frequency select input F_SEL. NB3N51044 is configurable to bypass the PLL from signal path using BYPASS, and provides the output frequency through the divider network. All clock outputs can be individually enabled / disabled through hardware input pins OE. In addition, device can be reset using Master Reset input pin MR_OE#.
    • Output frequency selection of 100 MHz or 125 MHz
    • Typical Phase Jitter @ 125 MHz (integrated 1.875 MHz to 20 MHz): 0.2 ps
    • Typical Cycle-cycle Jitter @ 100 MHz (10k cycles): 20 ps
    • Uses 25 MHz Fundamental Crystal or Reference Clock Input
    • Four Low Skew HCSL or LVDS Outputs
    • Individual OE Tri-states Output
    • Master Reset and BYPASS modes
    • PCIe Gen 1, Gen 2, Gen 3 Compliant
    • Operating Supply Voltage Range 3.3 V ± 5%
    • Industrial Temperature Range?-40°C to +85°C

    在線購(gòu)買(mǎi)

    型號(hào)制造商描述購(gòu)買(mǎi)
    NB3N51044DTGONNB3N51044 是一款精密低相位干擾時(shí)鐘產(chǎn)生器，支持 PCI Express 和 sRIO 時(shí)鐘要求。該器件接受 25 MHz 基礎(chǔ)模式并聯(lián)諧振晶體或 25 MHz 單端參考時(shí)鐘信號(hào)，并根據(jù)頻率選擇輸入 F_SEL 生成四個(gè) 100 MHz 或 125 MHz 時(shí)鐘頻率的 HCSL / LVDS 差分輸出。NB3N51044 可配置為使用 BYPASS 從信號(hào)路徑旁通 PLL，并通過(guò)分頻器網(wǎng)絡(luò)提供輸出頻率。所有時(shí)鐘輸出都可以通過(guò)硬件輸入引腳 OE 單獨(dú)啟用/禁用。此外，可以使用主重置輸入引腳 MR_OE＃來(lái)重置器件。 立即購(gòu)買(mǎi)
    NB3N51044DTR2GONNB3N51044 是一款精密低相位干擾時(shí)鐘產(chǎn)生器，支持 PCI Express 和 sRIO 時(shí)鐘要求。該器件接受 25 MHz 基礎(chǔ)模式并聯(lián)諧振晶體或 25 MHz 單端參考時(shí)鐘信號(hào)，并根據(jù)頻率選擇輸入 F_SEL 生成四個(gè) 100 MHz 或 125 MHz 時(shí)鐘頻率的 HCSL / LVDS 差分輸出。NB3N51044 可配置為使用 BYPASS 從信號(hào)路徑旁通 PLL，并通過(guò)分頻器網(wǎng)絡(luò)提供輸出頻率。所有時(shí)鐘輸出都可以通過(guò)硬件輸入引腳 OE 單獨(dú)啟用/禁用。此外，可以使用主重置輸入引腳 MR_OE＃來(lái)重置器件。 立即購(gòu)買(mǎi)

    技術(shù)資料

    標(biāo)題類(lèi)型大?。↘B）下載
    28 Lead TSSOPPDF63 點(diǎn)擊下載
    3.3 V, Crystal to 100 MHz / 125 MHz Quad HCSL / LVDS Clock GeneratorPDF213 點(diǎn)擊下載
    A System Designer"s Guide for Building a PCIe Clock Tree while Addressing Timing ChallengesPDF179 點(diǎn)擊下載
    NB3N51044 IBIS ModelUNKNOW95 點(diǎn)擊下載

    應(yīng)用案例更多案例

    系列產(chǎn)品索引查看所有產(chǎn)品

    NCP1013NVT211NCV70501NCV7351
    NVMFD5C462NLNCP2993NUF8610NUD3112
    NC7ST00NCP1612NUF6401MNNUD3105
    NC7NP34NCV81071NCL30002NCP383
    NC7SP58NCL30060NUF4310NCV7342
    Copyright ?2012-2025 hqchip.com.All Rights Reserved 粵ICP備14022951號(hào)工商網(wǎng)監(jiān)認(rèn)證 工商網(wǎng)監(jiān) 營(yíng)業(yè)執(zhí)照