free性丰满hd毛多多,久久综合给合久久狠狠狠97色69 ,欧美成人乱码一区二区三区,国产美女久久久亚洲综合,7777久久亚洲中文字幕

尊敬的客戶：為給您持續(xù)提供一對(duì)一優(yōu)質(zhì)服務(wù)，即日起，元器件訂單實(shí)付商品金額<300元時(shí)，該筆訂單按2元/SKU加收服務(wù)費(fèi)，感謝您的關(guān)注與支持！
電子產(chǎn)業(yè)一站式服務(wù)平臺(tái)
注冊(cè)新人禮包
我的訂單
聯(lián)系客服
    首頁(yè)產(chǎn)品索引MC100LVEL14

    MC100LVEL14

    購(gòu)買(mǎi)收藏
    5 Clock Distribution Chip

    制造商：ON

    中文數(shù)據(jù)手冊(cè)

    產(chǎn)品信息

    The MC100LVEL14 is a low skew 1:5 clock distribution chip designed explicitly for low skew clock distribution applications. The device can be driven by either a differential or single-ended ECL or, if positive power supplies are used, PECL input signal. The LVEL14 is functionally and pin compatible with the EL14 but is designed to operate in ECL or PECL mode for a voltage supply range of -3.0 V to -3.8 V ( or 3.0 V to 3.8 V).
    The LVEL14 features a multiplexed clock input to allow for the distribution of a lower speed scan or test clock along with the high speed system clock. When LOW (or left open and pulled LOW by the input pulldown resistor) the SEL pin will select the differential clock input.
    The common enable (EN) is synchronous so that the outputs will only be enabled/disabled when they are already in the LOW state. This avoids any chance of generating a runt clock pulse when the device is enabled/disabled as can happen with an asynchronous control. The internal flip flop is clocked on the falling edge of the input clock, therefore all associated specification limits are referenced to the negative edge of the clock input.
    The V
    pin, an internally generated voltage supply, is available to this device only. For single-ended input conditions, the unused differential input is connected to V
    as a switching reference voltage. V
    may also rebias AC coupled inputs. When used, decouple V
    and V
    via a 0.01 5F capacitor and limit current sourcing or sinking to 0.5 mA. When not used, V
    should be left open.
    • 50 ps Output-to-Output Skew
    • Synchronous Enable/Disable
    • Multiplexed Clock Input
    • ESD Protection: >2 KV HBM
    • The 100 Series Contains Temperature Compensation
    • PECL Mode Operating Range: V
    • = 3.0 V to 3.8 V
    • with V
    • = 0 V
    • NECL Mode Operating Range: V
    • = 0 V
    • with V
    • = -3.0 V to -3.8 V
    • Internal Input Pulldown Resistors on CLK
    • Q Output will Default LOW with Inputs Open or at V
    • Meets or Exceeds JEDEC Spec EIA/JESD78 IC Latchup Test
    • Flammability Rating: UL-94 code V-0 @ 1/8",
    • Oxygen Index 28 to 34
    • Transistor Count = 303 devices

    電路圖、引腳圖和封裝圖

    在線購(gòu)買(mǎi)

    型號(hào)制造商描述購(gòu)買(mǎi)
    MC100LVEL14DWR2GONMC100LVEL14 是一款低歪曲率 1:5 分發(fā)芯片，明確適用于低歪曲率時(shí)鐘分發(fā)應(yīng)用。該器件可由差分或單端 ECL 驅(qū)動(dòng)，如果使用正向電源，則由 PECL 輸入信號(hào)驅(qū)動(dòng)。LVEL14 可與 EL14 實(shí)現(xiàn)的功能和引腳兼容，但設(shè)計(jì)運(yùn)行模式為 ECL 或 PECL，電壓電源范圍為 -3.0 V 至 -3.8 V（或 3.0 V 至 3.8 V）。LVEL14 具有多路復(fù)用時(shí)鐘輸入，可用于分發(fā)更低速掃描或測(cè)試時(shí)鐘以及高速系統(tǒng)時(shí)鐘。處于低電平（或保持開(kāi)路并由輸入下拉電阻拉為低電平）時(shí)，SEL 引腳將選擇差分時(shí)鐘輸入。公共啟用 (EN) 同步，因此輸出僅在處于低電平狀態(tài)時(shí)才啟用/禁用。這樣會(huì)避免當(dāng)設(shè)備啟用/禁用時(shí)產(chǎn)生短時(shí)鐘脈沖，這種情況可能發(fā)生在異步控制中。內(nèi)部觸發(fā)器在輸入時(shí)鐘的下降邊進(jìn)行計(jì)時(shí)，因此，所有相關(guān)規(guī)格限制都參考到時(shí)鐘輸入的負(fù)邊。僅為此器件提供 VBB 引腳，即內(nèi)部產(chǎn)生的供應(yīng)電壓。對(duì)于單端輸入的情況，將未使用的差分輸入聯(lián)接至 VBB，作為開(kāi)關(guān)參考電壓。VBB 還可將 AC 耦合輸入重偏置。使用時(shí)，通過(guò) 0.01 5F 電容器對(duì) VBB 和 VCC 進(jìn)行去耦合，并將源電流或汲電流限制為 0.5 mA。不使用時(shí)，VBB 應(yīng)保持開(kāi)路。 立即購(gòu)買(mǎi)
    MC100LVEL14DWGONMC100LVEL14 是一款低歪曲率 1:5 分發(fā)芯片，明確適用于低歪曲率時(shí)鐘分發(fā)應(yīng)用。該器件可由差分或單端 ECL 驅(qū)動(dòng)，如果使用正向電源，則由 PECL 輸入信號(hào)驅(qū)動(dòng)。LVEL14 可與 EL14 實(shí)現(xiàn)的功能和引腳兼容，但設(shè)計(jì)運(yùn)行模式為 ECL 或 PECL，電壓電源范圍為 -3.0 V 至 -3.8 V（或 3.0 V 至 3.8 V）。LVEL14 具有多路復(fù)用時(shí)鐘輸入，可用于分發(fā)更低速掃描或測(cè)試時(shí)鐘以及高速系統(tǒng)時(shí)鐘。處于低電平（或保持開(kāi)路并由輸入下拉電阻拉為低電平）時(shí)，SEL 引腳將選擇差分時(shí)鐘輸入。公共啟用 (EN) 同步，因此輸出僅在處于低電平狀態(tài)時(shí)才啟用/禁用。這樣會(huì)避免當(dāng)設(shè)備啟用/禁用時(shí)產(chǎn)生短時(shí)鐘脈沖，這種情況可能發(fā)生在異步控制中。內(nèi)部觸發(fā)器在輸入時(shí)鐘的下降邊進(jìn)行計(jì)時(shí)，因此，所有相關(guān)規(guī)格限制都參考到時(shí)鐘輸入的負(fù)邊。僅為此器件提供 VBB 引腳，即內(nèi)部產(chǎn)生的供應(yīng)電壓。對(duì)于單端輸入的情況，將未使用的差分輸入聯(lián)接至 VBB，作為開(kāi)關(guān)參考電壓。VBB 還可將 AC 耦合輸入重偏置。使用時(shí)，通過(guò) 0.01 5F 電容器對(duì) VBB 和 VCC 進(jìn)行去耦合，并將源電流或汲電流限制為 0.5 mA。不使用時(shí)，VBB 應(yīng)保持開(kāi)路。 立即購(gòu)買(mǎi)

    技術(shù)資料

    標(biāo)題類(lèi)型大小（KB）下載
    AC Characteristics of ECL DevicesPDF896 點(diǎn)擊下載
    ECL Clock Distribution TechniquesPDF54 點(diǎn)擊下載
    Interfacing Between LVDS and ECLPDF121 點(diǎn)擊下載
    Designing with PECL (ECL at +5.0 V)PDF102 點(diǎn)擊下載
    The ECL Translator GuidePDF142 點(diǎn)擊下載
    Odd Number Divide By Counters with 50% Outputs and Synchronous ClocksPDF90 點(diǎn)擊下載
    ECLinPS, ECLinPS Lite, ECLinPS Plus and GigaComm Marking and Ordering Information GuidePDF71 點(diǎn)擊下載
    Storage and Handling of Drypack Surface Mount DevicePDF49 點(diǎn)擊下載

    應(yīng)用案例更多案例

    系列產(chǎn)品索引查看所有產(chǎn)品

    MMBTA13LMCP47FVB22MC100E431MC74VHC1GT126
    MC74LCX245MC74VHC1G04MC33363AMC10ELT28
    MIC4125MCP1321MIC2101MMBF5434
    MCP3304MCP19117MCP3425MIC4128
    MOC216MMCP3001MIC826MCP9504
    Copyright ?2012-2025 hqchip.com.All Rights Reserved 粵ICP備14022951號(hào)工商網(wǎng)監(jiān)認(rèn)證 工商網(wǎng)監(jiān) 營(yíng)業(yè)執(zhí)照